?1芯片功能說明

FZH709 （深圳市方中禾科技）是一款高精度、低功耗模數(shù)轉(zhuǎn)換芯片，一路差分輸入通道，內(nèi)置溫度傳感器和 高精度振蕩器。

FZH709 的 PGA可選：1、2、64、128，默認(rèn)為 128。

FZH709 正常模式下的 ADC數(shù)據(jù)輸出速率可選：10Hz、40Hz、640Hz、1.28kHz，默認(rèn) 為 10Hz；

MCU 可以通過 2線的 SPI接口 SCLK、 DRDY/ DOUT與 FZH709進(jìn)行通信，對其進(jìn) 行配置，例如通道選擇、PGA選擇、輸出速率選擇等。

1.1芯片主要功能特性

l內(nèi)置晶振

l集成溫度傳感器

l帶 Power down功能

l 2線 SPI接口，最快速率為 1.1MHz

ADC功能特性：

l 24位無失碼

l PGA放大倍數(shù)可選：1、2、64、128

l 1路 24位無失碼的差分輸入，在 PGA=128時 ENOB為 20 位(5V)19.5位(3.3V)

l P-P噪聲：PGA=128、10Hz：180nV；

l INL小于 0.0015%

l輸出速率可選：10Hz、40Hz、640Hz、1.28kHz

l帶內(nèi)短功能

1.2芯片應(yīng)用場合

l工業(yè)過程控制

l電子秤

l液體/氣體化學(xué)分析

l血液計

l智能變換器

l便攜式設(shè)備

1.3芯片基本結(jié)構(gòu)功能描述

FZH709 是一款高精度、低功耗 Sigma-Delta模數(shù)轉(zhuǎn)換芯片，內(nèi)置一路 Sigma-Delta ADC，一路差分輸入通道和一路溫度傳感器，ADC采用兩階 sigma delta調(diào)制器，通過低噪聲儀用放大器結(jié)構(gòu)實現(xiàn) PGA放大，放大倍數(shù)可選：1、2、64、128。在 PGA=128時，有效 分辨率可達(dá) 20位(工作在 5V)。

FZH709 內(nèi)置RC振蕩器，無需外置晶振。

FZH709 可以通過 DRDY/ DOUT 和 SCLK進(jìn)行多種功能模式的配置，例如用作溫度檢測、PGA選擇、ADC數(shù)據(jù)輸出速率選擇等等。

FZH709 具有Power down模式。

1.4芯片絕對最大極限值

1.5 FZH709數(shù)字邏輯特性

1.6 FZH709電氣特性

所有的參數(shù)測試在環(huán)境溫度-40~85℃、內(nèi)置基準(zhǔn)的條件下測試，除非有其它注明。

FZH709 電氣特性（VDD = 5V、3.3V）

FZH709 電源電氣特性（VDD = 5V）

FZH709 電源電氣特性（VDD = 3.3V）

1.7芯片引腳

PIN 腳說明

注：REFOUT 即是傳感器激勵源輸出（輸出值為VDD）。

2芯片功能模塊描述

2.1模擬輸入前端

FZH709 中有 1路 ADC，集成了 1路差分輸入，信號輸入可以是差分輸入信號 AINP、 AINN，也可以是溫度傳感器的輸出信號，輸入信號的切換由寄存器(ch_sel[1:0])控制，其 基本結(jié)構(gòu)如下圖所示：

FZH709 的PGA可配：1、2、64、128，由寄存器(pga_sel[1:0])控制；

基準(zhǔn)電壓可以由外部輸入也可是內(nèi)部輸出，如果要使用外部基準(zhǔn)電壓，要先關(guān)閉內(nèi)部基準(zhǔn)，內(nèi)部基準(zhǔn)控制由寄存器(refo_off)控制。

2.2溫度傳感器

芯片內(nèi)部提供溫度測量功能。當(dāng)ch_sel[1:0]=2’b10時，ADC模擬信號輸入接到內(nèi)部溫度傳

感器，其它的模擬輸入信號無效。ADC通過測量內(nèi)部溫度傳感器輸出的電壓差來推導(dǎo)出實 際的溫度值。當(dāng) ch_sel[1:0]=2’b10時，ADC只支持 PGA=1。溫度傳感器需要進(jìn)行單點校正。校正方法：在某個溫度點 A下，使用溫度傳感器進(jìn)行測量得到碼值 Ya。

那么其他溫度點B對應(yīng)的溫度= Yb*(273.15+A)/Ya-273.15 A溫度單位是攝氏度。Ya是 A點對應(yīng)溫度碼值。Yb是 B點對應(yīng)溫度碼值。

2.3低噪聲 PGA放大器

FZH709 提供了一個低噪聲，低漂移的 PGA放大器與橋式傳感器差分輸出連接，其基本結(jié)構(gòu)圖如下圖所示，前置抗 EMI濾波器電路 R=450Ω，C=18pF 實現(xiàn) 20M高頻濾波。低噪聲 PGA放大器通過 RF1，R1，RF2實現(xiàn) 64倍放大，并和后級開關(guān)電容 PGA組成 64和128的 PGA放大。通過 pga_sel[1:0]來配置 1、 2、64、128等不同的 PGA。當(dāng)使用 PGA=1，2時，64倍低噪聲 PGA放大器會被關(guān)斷以節(jié)省功耗。當(dāng)使用低噪聲 PGA放大器 時，輸入范圍在 GND+0.75V到 VDD-0.75V之間，超出這個范圍，會導(dǎo)致實際性能下降。 在 CAP端口處接一個內(nèi)置 45pF電容，與內(nèi)置 2k電阻 RINT組成一個低通濾波，用作低噪 聲 PGA放大器的輸出信號的高頻濾波，同時該低通濾波器也可以作為 ADC的抗混疊濾波器。

FZH709 內(nèi)置 Buffer，當(dāng) PGA=1，2時，F(xiàn)ZH709使用 Buffer 來減少由于 ADC差分輸入阻抗低帶來的問題，例如建立時間不足，增益誤差偏大等等，當(dāng) PGA=64，128時， FZH709也使用 Buffer來減少由于低噪聲 PGA經(jīng)過 RINT=2K，CINT=0.1μF的低通濾波后 帶來的建立誤差，增益誤差以及內(nèi)碼漂移的現(xiàn)象。

2.4時鐘信號源

FZH709 使用內(nèi)置晶振來提供系統(tǒng)所需要的時鐘頻率，典型值為 5.2MHz。

2.5復(fù)位和斷電(POR&power down)

當(dāng)芯片上電時，內(nèi)置上電復(fù)位電路會產(chǎn)生復(fù)位信號，使芯片自動復(fù)位。

當(dāng) SCLK從低電平變高電平并保持在高電平超過 100μs，F(xiàn)ZH709 即進(jìn)入 PowerDwon模式，此時功耗低于 0.1μA。當(dāng) SCLK重新回到低電平時，芯片會重新進(jìn)入正常工作狀態(tài)。

當(dāng)系統(tǒng)由 Power down重新進(jìn)入正常工作模式時，此時所有功能配置為 PowerDown之前的狀態(tài)，不需要進(jìn)行功能配置。

2.6 SPI串口通信

FZH709 中采用 2線 SPI串行通信,通過 SCLK和 DRDY/ DOUT可以實現(xiàn)數(shù)據(jù)的接 收以及功能配置。

2.6.1建立時間

在 ADC數(shù)據(jù)輸出速率為 10Hz或 40Hz時，數(shù)字部分需要有 3個數(shù)據(jù)轉(zhuǎn)換周期滿足模擬輸入信號的建立和濾波器的建立時間要求；ADC數(shù)據(jù)輸出速率為 640Hz或 1280Hz時，數(shù)字部分需要有 4個數(shù)據(jù)轉(zhuǎn)換周期滿足模擬輸入信號的建立和濾波器的建立時間要求。FZH709整個建立過程如下圖所示：

2.6.2 ADC數(shù)據(jù)輸出速率

FZH709 數(shù)據(jù)輸出速率可以通過寄存器speed_sel[1:0]配置。

2.6.3數(shù)據(jù)格式

FZH709 輸出的數(shù)據(jù)為 24位的 2進(jìn)制補(bǔ)碼，最高位（MSB）最先輸出。最小有效位 （LSB）為(0.5VREF/Gain)/(223-1)。正值滿幅輸出碼為 7FFFFFH，負(fù)值滿幅輸出碼為 800000H。下表為不同模擬輸入信號對應(yīng)的理想輸出碼。

（1）不考慮噪聲，INL，失調(diào)誤差和增益誤差的影響

2.6.4數(shù)據(jù)準(zhǔn)備/數(shù)據(jù)輸入輸出( DRDY/ DOUT)

DRDY / DOUT引腳有 4個用途。第一，當(dāng)輸出為低時，表示新的數(shù)據(jù)已經(jīng)轉(zhuǎn)換完成；第

二，作為數(shù)據(jù)輸出引腳，當(dāng)數(shù)據(jù)準(zhǔn)備好后，在第 1個 SCLK的上升沿后， DRDY / DOUT輸出轉(zhuǎn)換數(shù)據(jù)的最高位（MSB）。在每一個 SCLK的上升沿，數(shù)據(jù)會自動移 1位。在 24個SCLK后將所有的 24位數(shù)據(jù)讀出，如果這時暫停 SCLK的發(fā)送， DRDY/ DOUT會保持著最后一位的數(shù)據(jù)，直到下一個數(shù)據(jù)準(zhǔn)備好之前拉高，此后當(dāng) DRDY/ DOUT被再次拉低，表示新的數(shù)據(jù)已經(jīng)轉(zhuǎn)換完成，可進(jìn)行下一個數(shù)據(jù)讀取；第三，在第 25、26個 SCLK時，輸出寄存器狀態(tài)更新標(biāo)志；第四，作為寄存器數(shù)據(jù)寫入或讀出引腳，當(dāng)需要配置寄存器或讀取寄存器值時，SPI需要發(fā)送 46個 SCLK，根據(jù) DRDY/ DOUT輸入的命令字，判斷是寫寄存器操作還是讀寄存器操作。

2.6.5串行時鐘輸入(SCLK)

串行時鐘輸入SCLK是一個數(shù)字引腳。這個信號應(yīng)保證是一個干凈的信號，毛刺或慢速的上升沿都會可能導(dǎo)致讀取錯誤數(shù)據(jù)或誤入錯誤狀態(tài)。因此，應(yīng)保證SCLK的上升和下降時間都小于 50ns。

2.6.6數(shù)據(jù)發(fā)送

FZH709 可以持續(xù)的轉(zhuǎn)換模擬輸入信號，當(dāng)將 DRDY/ DOUT拉低后，表明數(shù)據(jù)已經(jīng)準(zhǔn)備好接受，輸入的第一個 SCLK來就可以將輸出的最高位讀出，在 24個 SCLK后將所有的 24位數(shù)據(jù)讀出，如果這時暫停 SCLK的發(fā)送， DRDY/ DOUT會保持著最后一位的數(shù)據(jù)，直到其被拉高，第 25和 26個 SCLK輸出配置寄存器是否有寫操作標(biāo)志，第 25個SCLK對應(yīng)的 DRDY / DOUT為 1時表明配置寄存器 Config被寫入了新的值，第 26個SCLK對應(yīng)的 DRDY/ DOUT為芯片擴(kuò)展保留位，目前輸出一直為 0，通過第 27個 SCLK可以將 DRDY / DOUT拉高，此后當(dāng) DRDY / DOUT被再次拉低，表示新的數(shù)據(jù)已經(jīng)準(zhǔn)備好接受，進(jìn)行下一個數(shù)據(jù)的轉(zhuǎn)換。其基本時序如圖所示：

2.6.7功能配置

FZH709 可以通過 SCLK和 DRDY/ DOUT可以進(jìn)行不同功能的配置，功能配置時序圖如下圖所示：

功能配置過程簡述，在DRDY/ DOUT由高變低之后：

1. 第 1個到第 24個 SCLK，讀取 ADC數(shù)據(jù)。如果不需要配置寄存器或者讀取寄

存器，可以省略下面的步驟。

2. 第 25個到第 26個 SCLK，讀取寄存器寫操作狀態(tài)。

3. 第 27個 SCLK，把 DRDY/ DOUT輸出拉高。

4. 第 28個到第 29個 SCLK，切換 DRDY/ DOUT為輸入。

5. 第 30個到第 36個 SCLK，輸入寄存器寫或讀命令字?jǐn)?shù)據(jù)(高位先輸入)。

6. 第 37個 SCLK， 切 換 DRDY/DOUT的 方 向 (如 果 是 寫 寄 存 器 ， DRDY/ DOUT為輸入；如果是讀寄存器， DRDY/ DOUT為輸出)。

7. 第 38個到第45個 SCLK，輸入寄存器配置數(shù)據(jù)或輸出寄存器配置數(shù)據(jù)(高位先輸入/輸出)。

8. 第 46個 SCLK，切換 DRDY/ DOUT為輸出，并把 DRDY/ DOUT拉高。update1/ update2被置位或清零。

2.6.7.1 SPI命令字

FZH709 有 2個命令字，命令字的長度為 7bits，命令字描述如下：

2.6.7.2 SPI寄存器

FZH709 有一組寄存 Config。

Config寄存器

2.6.8 Power down模式

當(dāng) SCLK從低電平變高電平并保持在高電平超過 100μs，F(xiàn)ZH709 即進(jìn)入 PowerDwon模式，這時會關(guān)掉芯片所有電路，功耗接近 0。當(dāng) SCLK重新回到低電平時，芯片會重新進(jìn)入正常工作狀態(tài)。

3芯片的封裝

FZH709 采用SOP8封裝

深圳市方中禾科技有限公司,集成電路生產(chǎn)國內(nèi)知名品牌"FZH",以集成電路（IC）研發(fā)、集成電路封裝、半導(dǎo)體測試、產(chǎn)業(yè)一體化的特色綜合性企業(yè)，專注芯片設(shè)計開發(fā),生產(chǎn)銷售十余年，是一家兼具集成電路創(chuàng)新動力、研發(fā)能力、應(yīng)用經(jīng)驗豐富的知名品牌公司。
公司產(chǎn)品涵蓋LED驅(qū)動芯片、液晶屏驅(qū)動、耳機(jī)降噪芯片、模擬與數(shù)字轉(zhuǎn)換器IC、電容屏驅(qū)動、觸摸IC等。具體產(chǎn)品型號包括：觸摸芯片F(xiàn)ZH31，LED數(shù)碼管驅(qū)動芯片FZH114、FZH100、FZH110、FZH119A，LCD液晶屏驅(qū)動芯片F(xiàn)ZH1621、FZH1625，LED全彩驅(qū)動芯片F(xiàn)ZH04、FZH09、FZH12，以及ADC模數(shù)轉(zhuǎn)換芯片F(xiàn)ZH23、FZH709等。

審核編輯 黃宇