近日，AEIF汽車電子創(chuàng)新大會(huì)車規(guī)芯片產(chǎn)業(yè)化與生態(tài)協(xié)同分論壇，巨霖科技銷售總監(jiān)錢蓓杰發(fā)表主題為《車規(guī)芯片高速信號仿真挑戰(zhàn)與解決方案》的演講。

演講開場，他直接拋出一組數(shù)據(jù)——兩個(gè)DDR設(shè)計(jì)方案，仿真結(jié)果差距極?。?/p>

·方案A：眼高 70.3mV / 眼寬 26.3ps，傳統(tǒng)Signoff判定裕量更大，為優(yōu)選方案。

·方案B：眼高 69.9mV / 眼寬 25.8ps，傳統(tǒng)Signoff判定裕量略小，次優(yōu)。

將生產(chǎn)工藝偏差納入分析后，結(jié)論完全顛倒：

·方案A量產(chǎn)缺陷率：13.8%

·方案B量產(chǎn)缺陷率：7.6%

眼圖看起來更好的方案，上了產(chǎn)線之后問題更多。在汽車芯片動(dòng)輒數(shù)百萬片的出貨量面前，這幾個(gè)百分點(diǎn)的缺陷率差距，是實(shí)打?qū)嵉牧悸蕮p失和品質(zhì)風(fēng)險(xiǎn)。

"這不是個(gè)例。我們和頭部IC設(shè)計(jì)客戶合作的過程中反復(fù)看到同一件事：仿真通過，但量產(chǎn)良率達(dá)不到預(yù)期。兩者之間的斷層是車規(guī)芯片設(shè)計(jì)流程里經(jīng)常被忽視的商業(yè)風(fēng)險(xiǎn)。"

斷層從哪里來

問題不出在工程師的能力上，而出在仿真流程的兩個(gè)結(jié)構(gòu)性假設(shè)里。

假設(shè)一：工藝參數(shù)是固定的。傳統(tǒng)仿真以標(biāo)稱工藝條件做驗(yàn)證，電阻、電容、走線參數(shù)取典型值。但實(shí)際生產(chǎn)中，每一批晶圓、每一塊PCB，參數(shù)都在一個(gè)范圍內(nèi)浮動(dòng)。高速接口的信號裕量本來就不大，這些浮動(dòng)足以決定一塊芯片是良品還是缺陷品。

假設(shè)二：統(tǒng)計(jì)分析的結(jié)果是可信的。高速并行接口Signoff普遍依賴Channel Simulation（統(tǒng)計(jì)分析）方法，但它在處理串?dāng)_、噪聲等非線性效應(yīng)時(shí)存在系統(tǒng)性誤差，結(jié)果往往過于悲觀。工程師看到的數(shù)字和真實(shí)性能之間存在偏差，裕量留多少只能憑經(jīng)驗(yàn)判斷。

兩個(gè)假設(shè)同時(shí)失效：仿真參考的是理想條件，判斷依據(jù)本身又不夠準(zhǔn)確。設(shè)計(jì)在兩層不確定性下通過審核，風(fēng)險(xiǎn)被壓縮進(jìn)流片決策，等到量產(chǎn)才集中釋放。

良率即利潤：把良率目標(biāo)拉進(jìn)設(shè)計(jì)階段

方案B之所以缺陷率能做到7.6%，背后是SIDesigner的DFQ（Design for Quality）功能。

DFQ的核心邏輯是：在設(shè)計(jì)階段就把"工藝參數(shù)是有分布的"這件事考慮進(jìn)來。通過DOE（實(shí)驗(yàn)設(shè)計(jì)）窮舉關(guān)鍵參數(shù)的組合，用RSM（響應(yīng)曲面法）建立高精度預(yù)測模型，再經(jīng)蒙特卡洛仿真推算真實(shí)量產(chǎn)條件下的缺陷率分布——最終選擇的不是標(biāo)稱性能最好的方案，而是在工藝波動(dòng)下良率最穩(wěn)定的方案。

仿真不再只是通過/不通過的門檻判斷，而是變成一個(gè)可以預(yù)測量產(chǎn)結(jié)果的決策工具。Tape-out之前看到的不是"最理想條件下的結(jié)果"，而是"這個(gè)設(shè)計(jì)送上產(chǎn)線缺陷率會(huì)落在哪里"。

該方法已獲多家頭部IC設(shè)計(jì)公司驗(yàn)證。

精度是地基：仿真不準(zhǔn)，良率預(yù)測無從談起

DFQ能發(fā)揮作用有一個(gè)前提：仿真本身的精度要足夠高，否則良率預(yù)測只是在誤差上疊誤差。

巨霖在仿真引擎層面做了相應(yīng)探索。SIDCore采用Golden精度True-SPICE與Channel Simulation雙引擎架構(gòu)；在SI流程上，探索了"重回瞬態(tài)"的路徑——基于Full Transient仿真結(jié)合EQ后處理，開發(fā)Transient BER等高線流程，在保持瞬態(tài)精度的同時(shí)提升實(shí)用性。

驗(yàn)證結(jié)果顯示，無論是否考慮TX抖動(dòng)，傳統(tǒng)統(tǒng)計(jì)分析的眼寬/眼高均呈系統(tǒng)性過度悲觀；Transient與Transient BER結(jié)果高度一致，證明誤差來自統(tǒng)計(jì)算法本身，而非設(shè)計(jì)場景。精度的底座穩(wěn)了，DFQ推算出的良率預(yù)測才是可以拿去做決策的數(shù)字。

三點(diǎn)建議

錢蓓杰在演講結(jié)尾面向設(shè)計(jì)團(tuán)隊(duì)給出三點(diǎn)建議：

一、把良率目標(biāo)提前到設(shè)計(jì)階段討論。DFQ的最大價(jià)值在Tape-out之前——越早介入，調(diào)整設(shè)計(jì)的代價(jià)越小，發(fā)現(xiàn)問題越晚，付出的代價(jià)呈指數(shù)級上升。良率目標(biāo)和仿真規(guī)范應(yīng)該同時(shí)被注重。

二、建立自己內(nèi)部可重復(fù)的Signoff標(biāo)準(zhǔn)。車規(guī)標(biāo)準(zhǔn)對SI/PI幾乎沒有直接量化約束，行業(yè)在用一個(gè)無法驗(yàn)證的"從嚴(yán)"原則做判斷。在標(biāo)準(zhǔn)真正清晰之前，基于真實(shí)項(xiàng)目數(shù)據(jù)沉淀可復(fù)用的內(nèi)部標(biāo)準(zhǔn)，是目前規(guī)避量產(chǎn)風(fēng)險(xiǎn)最有效的方法。

三、把仿真工具納入設(shè)計(jì)反饋閉環(huán)，而不只是驗(yàn)證環(huán)節(jié)。工具可以給出更準(zhǔn)確的數(shù)字，但需要真實(shí)的設(shè)計(jì)場景去校準(zhǔn)。設(shè)計(jì)團(tuán)隊(duì)提供場景，工具方持續(xù)精進(jìn)算法——這個(gè)雙向協(xié)作的價(jià)值，在車規(guī)這條高難度賽道上比任何其他場景都更為關(guān)鍵。

關(guān)于SIDesigner

SIDesigner是巨霖科技面向高速SI/PI電路級仿真的一站式平臺(tái)，覆蓋從芯片到封裝到系統(tǒng)的完整鏈路。其核心引擎SIDCore集成Golden精度True-SPICE與Channel Simulation雙仿真能力，支持高速并行接口（DDR/HBM/UCIE等）與SerDes接口（PCIe/MIPI/USB等）的全場景Signoff仿真，并提供DFQ、PDA、BERC、RS-Code等附加功能，支持工藝偏差分析、最差碼型推算和FEC糾錯(cuò)仿真。