電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術>
FPGA/ASIC技術
電子發(fā)燒友本欄目為FPGA/ASIC技術專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識以及FPGA/ASIC技術的其它應用等；是您學習FPGA/ASIC技術的好欄目。
基于FPGA的MAC層地址表設計與仿真詳情解析
摘 要：為解決高速以太網(wǎng)鏈路接口中軟件方式實現(xiàn)的MAC層地址表機制在處理效率上受到制約的問題，提出了一種基于FPGA （現(xiàn)場可編程門陣列）硬件電路方式實現(xiàn)以太網(wǎng)交換機中MAC地址表的查找...
基于FPGA的并行硬件ECC模型的設計
針對大容量固態(tài)存儲器中數(shù)據(jù)錯“位”的問題，目前大多采用軟件ECC 模型進行檢錯和糾錯，但這勢必會極大地影響存儲系統(tǒng)的讀寫性能?；贓CC校驗原理，提出一種并行硬件ECC 模型，并采用...
基于FPGA的高精度三維成像聲吶系統(tǒng)
高精度三維成像聲吶的實現(xiàn)需要完成大規(guī)模信號同步采集和海量數(shù)據(jù)并行計算，為此,提出基于現(xiàn)場可編程邏輯門陣列的并行計算系統(tǒng)。在使用同源時鐘的前提下，利用Spartan-3對平面陣2304 路換能...
基于FPGA的DMA讀寫設計及中斷控制
本設計在基于Xilinx Virtex-6 FPGA內(nèi)嵌PCI Express Core的基礎上，實現(xiàn)了由PCI Express板卡主動發(fā)起的DMA讀寫，可完成PC和PCI Express板卡之間數(shù)據(jù)的高速傳輸。該設計已經(jīng)在Xilinx評估板ML605上完成調(diào)試驗證，...
基于聲納探測技術的水下三維場景實時成像系統(tǒng)
針對目前水下三維聲納實時成像系統(tǒng)前端信號通道多、波束形成計算量大的問題，提出一種基于現(xiàn)場可編程門陣列(FPGA)的水下三維場景實時成像系統(tǒng)。采用FPGA陣列控制多路信號同步采樣，優(yōu)化...
MicroBlaze如何與ZynqSoC和平共存
賽靈思Zynq-7000All Programmable SoC已具有很強的板載處理能力。但是Zynq應用處理單元(APU)中強大的雙Cortex-A9處理器和相關外設的存在并不妨礙您在同一封裝中添加一個或多個MicroBlaze處理器，只要能讓...
2017-11-18 標簽：存儲器MicroBlaze 7239
SMC主機接口模塊設計導入Xilinx環(huán)境
SMC主機接口模塊可輕松將通過Synphony模型編譯器創(chuàng)建的設計集成在賽靈思嵌入式平臺中。 Synphony模型編譯器（SMC）是一款Synphony提供的、基于模型的工具，其可綜合在Simulink?及MATLAB?中創(chuàng)建的設...
轉換器JESD204B與LVDS的綜合比較
根據(jù)最新JESD204B標準構建的轉換器非常適合新型高速FPGA。在采用這些器件進行設計時，應考慮I/O注意事項。隨著數(shù)據(jù)轉換器架構和FPGA不斷采用更高級更小型化幾何體，系統(tǒng)設計人員面臨著新的...
教你如何為Xilinx設計創(chuàng)建創(chuàng)建自定義XBD文件
創(chuàng)建自定義賽靈思板級描述（XBD）文件不僅有助于節(jié)省時間，而且還能確保設計項目按計劃推進。為您設計的任意開發(fā)板創(chuàng)建一個XBD文件并非難事。 FPGA廠商推出了許多出色的評估板和專用開發(fā)...
2017-11-18 標簽：Xilinx 3331
如何安裝實時操作系統(tǒng)RTOS
要想最大限度地發(fā)揮Zynq All Programmable SoC的優(yōu)勢，您需要一款操作系統(tǒng)。本文將介紹如何安裝實時操作系統(tǒng)—這里特指μC/OS-III。要想從最大限度地發(fā)揮賽靈思Zynq?-7000All Programmable SoC處理系統(tǒng)的地...
驗證設計和創(chuàng)建可實現(xiàn)的設計
驗證RTL模塊或FPGA是否滿足要求可能頗具挑戰(zhàn)。但有些方法可用來優(yōu)化驗證流程，以確保驗證成功。驗證FPGA或RTL模塊可能是一個非常耗時的過程，因為工程師要極力確保設計能夠按照規(guī)范要求并...
2017-11-18 標簽：FPGA 1103
基于LabVIEW和CompactRIO開發(fā)的EDM過程控制器
FPGA硬件平臺均采用統(tǒng)一圖形語言LabVIEW編程，僅用兩個多月的時間就完成了整個系統(tǒng)的開發(fā)，功能強大。挑戰(zhàn):快速開發(fā)一種分布式的電火花放電加工EDM(Electrical Discharge Machining)過程控制器，它將...
2017-11-18 標簽：FPGALabVIEWCompactRIO 2068
基于FPGA的多相濾波結構的信道化設計
隨著現(xiàn)代電子戰(zhàn)中電磁環(huán)境的日益復雜，軍用接收機需具備同時處理多個信道信號的能力，即具備全概率截獲能力。信道化接收機可將一個復雜信號分成多個信道，從而方便后續(xù)處理。文中利用...
基于數(shù)字濾波平方的定時同步算法的研究
文中對適用于高速突發(fā)通信的基于數(shù)字濾波平方的定時同步算法進行了研究。通過對在高速數(shù)據(jù)傳輸通信中，該定時同步環(huán)路的定時誤差估計模塊進行并行結構實現(xiàn)，大幅降低了系統(tǒng)對于時鐘的...
基于FPGA和處理器的集成式電源管理方案
該解決方案在單芯片IC上集成多個開關穩(wěn)壓器、LDO和監(jiān)控/看門狗定時器,由于機器視覺系統(tǒng)的尺寸不斷變小，而這些系統(tǒng)的處理能力持續(xù)飛速增長，電源管理正進一步成為新機器視覺系統(tǒng)的重要...
2017-11-18 標簽：開關穩(wěn)壓器ADP5034 1741
基于DM648的圖像處理邏輯設計與實現(xiàn)
介紹了一種基于DM648和FPGA構架的圖像處理方案，闡述了圖像處理模塊的組成原理和結構，并對模塊內(nèi)部電路設計和FPGA內(nèi)部圖像處理邏輯進行了重點介紹。木文設計的圖像處理模塊能夠支持對高...
基于FPGA和PWM的多路信號發(fā)生器設計
基于運放的信號發(fā)生器精度低且穩(wěn)定性和可調(diào)節(jié)性差，而基于DDS的信號發(fā)生器則成本高、電路復雜。為此提出了基于FPGA+PWM的多路信號發(fā)生器設計方法。該方法硬件上無需DAC與多路模擬開關，由...
基于FPGA多波束成像的聲納系統(tǒng)設計
給出了一種基于FPGA的多波束成像聲納整機的硬件電路設計方案，介紹了該方案中各分系統(tǒng)的具體電路實現(xiàn)，以Xilinx公司的FPGA芯片作為核心器件，根據(jù)干端PC下發(fā)的控制指令實現(xiàn)對180個基元的發(fā)...
2017-11-18 標簽：FPGAxc6vlx550t 5005
QuickBoot基礎知識與在FPGA邏輯遠程更新的應用
對于成熟的電子產(chǎn)品，高效穩(wěn)定的工作是非常重要的一項指標。而一款剛推向市場的產(chǎn)品則需要研發(fā)人員或者技術維護人員進行必要的維護或者更新，以求達到更穩(wěn)定的效果。對于FPGA的邏輯更...
2017-11-18 標簽：FPGA 9682
基于ZYNQ SOC的電機控制及實例分析
工業(yè)設計人員可以利用快速原型與基于模型的設計將電機控制算法移至Zynq SoC環(huán)境。 自20世紀90年代以來，電機驅動開發(fā)人員一直采用多芯片架構實施電機控制與處理需求。 在這種架構中，離散...
NI VST FPGA軟件編程使用步驟與實例教程
本文介紹 NI VST FPGA軟件包含多層代碼，提供了從底層控制到高層抽取的一切，擁有RF信號分析儀和RF信號發(fā)生器的功能。底層組件實現(xiàn)了具體硬件的標準功能，包括信號校準、前端控制，以及基...
NI LabVIEW Real - Time和Microsoft Windows Embedded Standard7三大問題突顯性能對比
為了滿足您的部署需要，NI提供了兩種嵌入式操作系統(tǒng)：NI LabVIEW Real - Time和Microsoft Windows Embedded Standard7（WES7）。每種操作系統(tǒng)對于不同的任務和操作具有不同的優(yōu)勢。 LabVIEW Real-Time保證了關鍵...
FPGA（現(xiàn)場可編程門陣列）的基礎知識及其工作原理
高端設計工具為少有甚是沒有硬件設計技術的工程師和科學家提供現(xiàn)場可編程門陣列(FPGA)。無論你使用圖形化設計程序，ANSI C語言還是VHDL語言，如此復雜的合成工藝會不禁讓人去想FPGA真實的運...
儀器驅動的FPGA擴展介紹與實例應用
儀器驅動的FPGA擴展彌合了開放式FPGA非并行靈活性和標準儀器驅動兼容性之間的代溝。通過儀器驅動的FPGA擴展，您將能夠以非常簡便的方法同時實現(xiàn)這兩個方面，使更多測試工程師可以利用FP...
2017-11-18 標簽：FPGA 1486
Xilinx 7系列設備和NI cRIO-9068控制器創(chuàng)新詳解
Robert Bielby—Xilinx公司策略市場和業(yè)務規(guī)劃高級總監(jiān) 新的NI cRIO-9068可重配置機箱和NI PXIe-7975R NI FlexRIO FPGA模塊采用的是Xilinx 7系列完全可編程FPGA和SoC設備。如果要深入理解NI新的可重配置I/ O(RIO...
基于Zynq-7000 AP SoC實現(xiàn)高效馬達控制設計實例
碳足跡、綠色能源和氣候變化屢現(xiàn)新聞頭條，引人矚目。為保證我們的后代有一個潔凈的生活環(huán)境，我們必須立即行動起來。為此，發(fā)達國家的政府以稅費的方式來降低碳排放和能源使用。由于...
FPGA VI或程序生成規(guī)范的引用的基礎教程
主VI可用于與運行在FPGA終端上的FPGA VI或位文件通信。主VI可運行在計算機上或RT終端上。每個主VI必須打開運行在FPGA終端上的FPGA VI、程序生成規(guī)范或位文件的引用。可打開與主VI同屬一個LabVIE...
FPGA中主控VI等待和確認信號終端與等待和確認多個中斷步驟教程
某些FPGA終端允許通過FPGA VI生成中斷以通知主控VI事件。例如，數(shù)據(jù)已準備好、產(chǎn)生錯誤或任務完成。如要判定終端是否支持中斷，請訪問FPGA終端屬性對話框的常規(guī)頁面的終端信息部分。 等待和...
采用流水線進行FPGA VI吞吐量優(yōu)化設計
流水線是一種可用于增強FPGA VI吞吐量的技術。在流水線設計中，用戶可利用FPGA的并行處理功能提高順序代碼的有效性。如要實現(xiàn)流水線，必須將代碼拆分為不同的級并連線每級的輸入和輸出端...
編輯推薦廠商產(chǎn)品技術軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術 | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
