電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識(shí)以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
構(gòu)建JESD204B鏈路的步驟
?JESD204B?協(xié)議中的三個(gè)狀態(tài)對(duì)于在鏈路的 TX 和 RX 之間構(gòu)建有效數(shù)據(jù)鏈路非常重要，它們是：代碼組同步 (CGS)、初始信道對(duì)齊序列 (ILAS) 和用戶數(shù)據(jù)。今天我將探討在 TX 與 RX 之間必然會(huì)出現(xiàn)的信...
JESD204B標(biāo)準(zhǔn)及演進(jìn)歷程
在從事高速數(shù)據(jù)擷取設(shè)計(jì)時(shí)使用FPGA的人大概都聽過新JEDEC標(biāo)準(zhǔn)「JESD204B」的名號(hào)。近期許多工程師均聯(lián)絡(luò)德州儀器，希望進(jìn)一步了解 JESD204B 接口，包括與FPGA如何互動(dòng)、JESD204B如何讓他們的設(shè)計(jì)更...
添加FPGA終端的步驟方法
使用FPGA終端創(chuàng)建應(yīng)用程序前，必須創(chuàng)建一個(gè)LabVIEW項(xiàng)目。然后添加FPGA終端至該項(xiàng)目并創(chuàng)建FPGA VI。 ...
FPGA創(chuàng)建一個(gè)程序生成規(guī)范
編譯FPGA VI至FPGA應(yīng)用前必須創(chuàng)建一個(gè)程序生成規(guī)范。...
2017-11-18 標(biāo)簽：FPGA 1023
LabVIEW的RIO與I/O對(duì)比
NI可重配置I/O(RIO)產(chǎn)品可在靈活的開發(fā)平臺(tái)上實(shí)現(xiàn)高精度測(cè)量，適用于需要高速閉環(huán)控制的系統(tǒng)級(jí)應(yīng)用。這些應(yīng)用有時(shí)需要比核心系統(tǒng)可提供的更多的通道數(shù)或分布更廣的架構(gòu)。而擴(kuò)展I/O系統(tǒng)可...
數(shù)據(jù)流編程以及LabVIEW多核編程
因?yàn)镹I LabVIEW是數(shù)據(jù)流編程語言，開發(fā)者們可以編寫并行的應(yīng)用程序，這些應(yīng)用程序可以直接映射到并行的硬件（如多核心處理器和FPGA等）上以獲得最優(yōu)異的性能。這篇白皮書討論了什么是數(shù)據(jù)...
FPGA通用接口JESD204轉(zhuǎn)換器接口標(biāo)準(zhǔn)詳解
隨著轉(zhuǎn)換器分辨率和速度的提高，對(duì)于效率更高的接口的需求也隨之增長(zhǎng)。一種新型轉(zhuǎn)換器接口——JESD204——誕生于幾年前，其作為轉(zhuǎn)換器接口經(jīng)過幾次版本更新后越來越受矚目，效率也更高...
NI點(diǎn)對(duì)點(diǎn)數(shù)據(jù)流技術(shù)在FPGA模塊的實(shí)例
NI點(diǎn)對(duì)點(diǎn)數(shù)據(jù)流(P2P)技術(shù)使用PCI Express接口在多個(gè)設(shè)備之間直接，點(diǎn)對(duì)點(diǎn)傳輸，而不必通過主處理器或存儲(chǔ)器。這可使同一個(gè)系統(tǒng)中的設(shè)備共享信息而不必占用其它的系統(tǒng)資源。以下設(shè)備可支持...
NI FlexRIO設(shè)備的FGPA模塊和適配器模塊分析
NI FlexRIO設(shè)備包括了可采用NI LabVIEW FPGA模塊進(jìn)行編程的現(xiàn)場(chǎng)可編程門陣列（FPGA）模塊，以及能提供高性能模擬和數(shù)字I/O的適配器模塊。適配器模塊是可互換的，并可以在LabVIEW FPGA編程環(huán)境下定義...
從三方面來看NI可重復(fù)配置I/O（RIO）技術(shù)
NI可重復(fù)配置I/O（RIO）技術(shù)能夠讓您通過使用可重復(fù)配置的現(xiàn)場(chǎng)可編程門陣列（FPGA）芯片和NI LabVIEW圖形化開發(fā)工具，實(shí)現(xiàn)自定義的測(cè)量硬件電路。RIO核心包括FPGA芯片和外圍電路，它們能夠讓...
在FPGA里浮點(diǎn)數(shù)與定點(diǎn)數(shù)表示法原理展示
浮點(diǎn)數(shù)與定點(diǎn)數(shù)表示法是我們?cè)谟?jì)算機(jī)中常用的表示方法 所以必須要弄懂原理，特別是在FPGA里面，由于FPGA不能像在MCU一樣直接用乘除法。 首先說一下簡(jiǎn)單的定點(diǎn)數(shù)，定點(diǎn)數(shù)是克服整數(shù)表示法...
2017-11-18 標(biāo)簽：FPGA 9371
NI嵌入式系統(tǒng)編程教程（FPGA與軟件工具）
設(shè)計(jì)工程師通常使用C等編程語言來開發(fā)基于微處理器或微控制器架構(gòu)的嵌入式系統(tǒng)。 C語言的普及催生了用于程序庫(kù)、編譯器和操作系統(tǒng)等工具的大型技術(shù)生態(tài)系統(tǒng)?，F(xiàn)場(chǎng)可編程門陣列（FPGA）...
freertos使用指南與各類型函數(shù)詳細(xì)說明
FreeRTOS 內(nèi)核支持優(yōu)先級(jí)調(diào)度算法，每個(gè)任務(wù)可根據(jù)重要程度的不同被賦予一定的優(yōu)先級(jí)，下面說明了各類函數(shù)的具體應(yīng)用，包括API函數(shù)從任務(wù)創(chuàng)建到聯(lián)合程序部分的具體過程演練步驟。...
淺析FreeRTOS源代碼的編程標(biāo)準(zhǔn)與命名約定
編程標(biāo)準(zhǔn) （Coding Standard） FreeRTOS 源代碼遵守 MISRA (Motor Industry Software Reliability Association) 規(guī)范。 與 MISRA 標(biāo)準(zhǔn)有出入的地方如下： ? 兩個(gè) API 函數(shù)具有兩個(gè)出口點(diǎn)。之所以這樣是為了效率。 ?...
使用NI FlexRIO時(shí)我們應(yīng)當(dāng)了解和注意的十大點(diǎn)
NI FlexRIO是NI公司的應(yīng)用FPGA技術(shù)的最新產(chǎn)品族。它為L(zhǎng)abVIEW FPGA提供了靈活的、可定制的I/O，以創(chuàng)建高性能、可重新配置的儀器。通過一個(gè)開放的、可定制的信號(hào)前端，可以滿足一個(gè)測(cè)試系統(tǒng)或嵌...
關(guān)于JESD204B轉(zhuǎn)換器與FPGA匹配的設(shè)計(jì)關(guān)鍵點(diǎn)
隨著更多的模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)支持最新的JESD204B串行接口標(biāo)準(zhǔn)，出現(xiàn)了FPGA與這些模擬產(chǎn)品的最佳接口方式問題。FPGA供應(yīng)商多年來一直支持千兆串行/解串(SERDES)收發(fā)器。然而在過去...
2017-11-18 標(biāo)簽：轉(zhuǎn)換器adcJESD204B 1942
Vivado設(shè)計(jì)之Tcl定制化的實(shí)現(xiàn)流程
其實(shí)Tcl在Vivado中還有很多延展應(yīng)用，接下來我們就來討論如何利用Tcl語言的靈活性和可擴(kuò)展性，在Vivado中實(shí)現(xiàn)定制化的FPGA設(shè)計(jì)流程。 基本的FPGA設(shè)計(jì)實(shí)現(xiàn)流程 FPGA的設(shè)計(jì)流程簡(jiǎn)單來講，就是從源...
LabVIEW FPGA為NI 9144 帶來的分布式I/O實(shí)時(shí)部署
這篇文章討論了使用分布式I/O進(jìn)行實(shí)時(shí)部署系統(tǒng)的設(shè)計(jì)。美國(guó)國(guó)家儀器公司推出了NI 9144擴(kuò)展機(jī)箱，用于確定性以太網(wǎng)中的NI CompactRIO和可編程自動(dòng)化控制器（PAC）系統(tǒng)。該C系列模塊的8槽機(jī)箱，...
淺析如何在項(xiàng)目瀏覽器窗口管理FPGA應(yīng)用
本文將講述如何通過項(xiàng)目瀏覽器窗口管理FPGA應(yīng)用的組件，包括FPGA VI和主VI、FPGA終端、終端范圍的選項(xiàng)（例如，F(xiàn)PGA I/O、FPGA FIFO和FPGA終端時(shí)鐘）。下列示意圖顯示了由FPGA終端、一個(gè)FPGA時(shí)基時(shí)鐘...
2017-11-18 標(biāo)簽：FPGA 765
適用于需要處理大型數(shù)據(jù)集的NI LabVIEW多核分析和稀疏矩陣工具包介紹
NI LabVIEW多核分析和稀疏矩陣工具包提供了高性能的LabVIEW多線程分析庫(kù)，是在線或離線的大數(shù)據(jù)集處理應(yīng)用的理想工具。實(shí)際上，許多現(xiàn)實(shí)世界的問題可以表示為大型線性代數(shù)計(jì)算，而該工具包...
FreeRTOS 中的鏈表和鏈表元素的定義
FreeRTOS 內(nèi)核中采用雙向循環(huán)鏈表來進(jìn)行任務(wù)調(diào)度，對(duì)任務(wù)總數(shù)沒有限制，同一優(yōu)先級(jí)的任務(wù)數(shù)也沒有限制。相對(duì)于uC/OS-II 來說是一個(gè)大的優(yōu)點(diǎn)。不過，有利必有弊。采用雙向鏈表后代碼相對(duì)來說...
關(guān)于FreeRTOS配置項(xiàng)操作解讀
FreeRTOS 是高度可配置的。所有的可配置項(xiàng)都在FreeRTOSConfig.h 文件中。每一個(gè)Demo 程序中都包含了一個(gè)配置好的FreeRTOSConfig.h 文件，可以以Demo程序中的FreeRTOSConfig.h 文件作為模板，在其基礎(chǔ)上加以修...
如何使用PICOBLAZE？PICOBLAZE開發(fā)流程介紹
PicoBlaze?是一款結(jié)構(gòu)緊湊的8位軟核微控制器，F(xiàn)PGA工程師可在其所選的賽靈思FPGA中對(duì)其進(jìn)行實(shí)例化。一旦實(shí)現(xiàn)，該處理器完全包含到僅使用邏輯Slice和Block RAM的FPGA架構(gòu)中；無需外部易失性和非易...
2017-11-18 標(biāo)簽：PicoBlaze 4355
如何優(yōu)化賽靈思內(nèi)核以便在CPRI遠(yuǎn)程無線電頭端設(shè)計(jì)中使用Vivado IPI
新型基于FPGA的設(shè)計(jì)使用IP核的數(shù)量和種類日趨繁多。Vivado?設(shè)計(jì)套件中的IP集成器 (IPI)工具和賽靈思通信IP讓設(shè)計(jì)人員能夠更加輕松快速地將IP模塊連接在一起。 為了更好地闡明IPI方法的強(qiáng)大之處...
FPGA框架與FPGA設(shè)計(jì)規(guī)則
鑒于FPGA在如此多應(yīng)用中的重要地位，采取正式且注重方法的開發(fā)流程來處理FPGA設(shè)計(jì)比以往更加重要。該流程旨在避免開發(fā)周期后期因發(fā)現(xiàn)設(shè)計(jì)缺陷而不得不進(jìn)行費(fèi)時(shí)費(fèi)錢的設(shè)計(jì)修改，而且該缺...
2017-11-18 標(biāo)簽：FPGAFPGA設(shè)計(jì) 2224
使用Virtex-6器件和免費(fèi)WebPACK工具實(shí)現(xiàn)實(shí)時(shí)四倍上采樣的方法
許多信號(hào)處理應(yīng)用都需要進(jìn)行上采樣。從概念上講，對(duì)數(shù)據(jù)向量進(jìn)行M倍上采樣的最簡(jiǎn)單方法是用實(shí)際頻率分量數(shù)的（M-1）倍個(gè)零填充數(shù)據(jù)向量的離散傅里葉變換（DFT）［1］，然后將零填充向量...
利用FPGA對(duì)大規(guī)模MIMO信道進(jìn)行特性描述與實(shí)時(shí)分析
由24個(gè)FPGA、96個(gè)天線以及一個(gè)802.11定制模塊構(gòu)建的系統(tǒng)可對(duì)多用戶MIMO傳播環(huán)境進(jìn)行實(shí)時(shí)分析。 多用戶MIMO（MUMIMO）是一種無線通信技術(shù)，采用基礎(chǔ)架構(gòu)節(jié)點(diǎn)（例如基站和接入點(diǎn)）上的多個(gè)天線為...
基于Virtex-6 的Aurora 8B/10B，PCIe2.0，SRIO 2.0三種串行通信協(xié)議分析
針對(duì)較為常用的Aurora 8B/10B和PCI Express 2.0，Serial RapidIO 2.0三種協(xié)議進(jìn)行了測(cè)試及對(duì)比分析。首先搭建了基于Virtex-6 FPGA的高速串行協(xié)議測(cè)試平臺(tái)；然后設(shè)計(jì)并分別實(shí)現(xiàn)了三種協(xié)議的高速數(shù)據(jù)通信，...
2017-11-18 標(biāo)簽：Xilinx串行通信雷達(dá)信號(hào)處理AURORA 13599
基于動(dòng)態(tài)重構(gòu)技術(shù)的FPGA電路容錯(cuò)性能評(píng)估系統(tǒng)
(1) 與加入冗余保護(hù)的RS編碼器相比，未加冗余保護(hù)的RS編碼器可靠性較差，因此三模冗余可有效提高編碼器的可靠性； (2) 分布式三模冗余與全局三模冗余的保護(hù)效果較好，全局三模冗余的可...
控制算法與工業(yè)網(wǎng)絡(luò)的結(jié)合FPGA SoC加速馬達(dá)開發(fā)
工業(yè)設(shè)計(jì)人員可望借助快速建立原形技術(shù)和模塊基礎(chǔ)設(shè)計(jì)，將馬達(dá)控制算法移至FPGA SoC環(huán)境中，藉此開發(fā)出以FPGA SoC為核心的馬達(dá)驅(qū)動(dòng)系統(tǒng)，從而大幅減少與設(shè)計(jì)復(fù)雜性，同時(shí)降低系統(tǒng)成本并提...
2017-11-17 標(biāo)簽：FPGAsoc馬達(dá)驅(qū)動(dòng)Vivado 1383
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
