電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
JESD204B與LVDS接口并行 管線式ADC延遲問題分析及解答
JESD204B為業(yè)界標準序列通信鏈接，數(shù)據(jù)轉(zhuǎn)換器與現(xiàn)場可編程門陣列(FPGA)、數(shù)字信號處理器(DSP)、特定應(yīng)用集成電路(ASIC)等裝置間的數(shù)字數(shù)據(jù)接口因此能化繁為簡，這項標準減少裝置間路由進而降...
如何在Xilinx FPGA上快速實現(xiàn)JESD204B？操作步驟詳細說明
JESD204是一種連接數(shù)據(jù)轉(zhuǎn)換器（ADC和DAC）和邏輯器件的高速串行接口，該標準的 B 修訂版支持高達 12.5 Gbps串行數(shù)據(jù)速率，并可確保 JESD204 鏈路具有可重復(fù)的確定性延遲。隨著轉(zhuǎn)換器的速度和分辨...
2017-11-17 標簽：JESD204Bxilinxfpga 7283
Zynq的JPEG圖像壓縮系統(tǒng)對圖像的有效壓縮、較低損失的實現(xiàn)方法
介紹了基于Zynq平臺實現(xiàn)的JPEG圖像壓縮系該系統(tǒng)利用Zynq片上AXI總線實現(xiàn)了ARM與FPGA核間高吞吐率的數(shù)據(jù)交互操作，并結(jié)合了ARM和FPGA在嵌入式系統(tǒng)開發(fā)中各自的優(yōu)勢，對軟硬件功能的實現(xiàn)進行了明...
FPGA開發(fā)之算法開發(fā)System Generator
現(xiàn)在的FPGA算法的實現(xiàn)有下面幾種方法： 1. Verilog/VHDL 語言的開發(fā) ; 2. system Generator; 3. ImpulsC 編譯器實現(xiàn)從 C代碼到 HDL 語言； 4. Vivado HLS。 本文主要講述第二種方法的配置方法。 system Generator Sy...
基于FPGA的DDR3用戶接口設(shè)計技術(shù)詳解
本文詳細介紹了在Xilinx Virtex-6系列FPGA中使用MIG3.7 IP核實現(xiàn)高速率DDR3芯片控制的設(shè)計思想和設(shè)計方案。針對高速實時數(shù)字信號處理中大容量采樣數(shù)據(jù)通過DDR3存儲和讀取的應(yīng)用背景，設(shè)計和實現(xiàn)了...
IBERT IP及運行工程生成配置文件與GTX管腳的驗證
1. 選擇IP，選擇FPGA版本，protocol數(shù)量 （所有通道用一個速率的話一般只選擇1個 protocol），速率，參考時鐘頻率，通道數(shù)量和Quad PLL（大于6G的速率時必須選擇） 2. 選擇需要的Quad 通道114和115，及...
基于FPGA的DDR3 SDRAM控制器用戶接口設(shè)計
為了滿足高速圖像數(shù)據(jù)采集系統(tǒng)中對高帶寬和大容量的要求，利用Virtex-7 系列FPGA 外接DDR3 SDRAM 的設(shè)計方法，提出了一種基于Verilog-HDL 語言的DDR3 SDRAM 控制器用戶接口設(shè)計方案。該控制器用戶接口...
Vivado中使用debug工具步驟與調(diào)試技巧
在ISE中稱為ChipScope而Vivado中就稱為in system debug。下面就介紹Vivado中如何使用debug工具。 Debug分為3個階段： 1. 探測信號：在設(shè)計中標志想要查看的信號 2. 布局布線：給包含了debug IP的設(shè)計布局布...
5G無線技術(shù)讓您隨時隨地暢連無阻
隨著5G通信市場初現(xiàn)端倪，無線設(shè)備制造商轉(zhuǎn)向使用基于賽靈思 FPGA的仿真系統(tǒng)。正當(dāng)無線運營商為提高盈利水平而爭先恐后向消費者提供新業(yè)務(wù)、新設(shè)備，增加帶寬和業(yè)務(wù)方案之際，基礎(chǔ)設(shè)施...
基于Xilinx FPGA的可編程城市問世
智能城市利用信息和通信網(wǎng)絡(luò)以及互聯(lián)網(wǎng)技術(shù)來解決城市難題，旨在大幅改善宜居性和資源可持續(xù)性。預(yù)測顯示[1]，全球智能城市產(chǎn)業(yè)到 2020年市值將超過 4000 億美元，預(yù)計英國至少占 10% 的份...
基于FPGA的1553B總線接口設(shè)計與驗證
為降低成本，提高設(shè)計靈活性，提出一種基于FPGA的1553B總線接口方案；采用自頂向下的設(shè)計方法，在分析1553B總線接口工作原理和響應(yīng)流程的基礎(chǔ)上，完成了接口方案各FPGA功能模塊設(shè)計；對關(guān)鍵...
優(yōu)化基于FPGA的深度卷積神經(jīng)網(wǎng)絡(luò)的加速器設(shè)計
CNN已經(jīng)廣泛用于圖像識別，因為它能模仿生物視覺神經(jīng)的行為獲得很高識別準確率。最近，基于深度學(xué)習(xí)算法的現(xiàn)代應(yīng)用高速增長進一步改善了研究和實現(xiàn)。特別地，多種基于FPGA平臺的深度C...
機器視覺LED光源的選擇技巧及其性能優(yōu)勢分析
機器視覺系統(tǒng)使用的光源主要有三種：高頻熒光燈、光纖鹵素?zé)?、LED照明。光源的選擇是為了將被測物體與背景盡量明顯分別，獲得高品質(zhì)、高對比度的圖像。而光源的正確選擇，直接影響系統(tǒng)...
2017-11-17 標簽：LED光源 1740
LabVIEW測試WLAN的測量設(shè)置與范例
如今，我們很難想象沒有無線區(qū)域網(wǎng)絡(luò)(WLAN) 的生活會是什么樣子。 事實上，WLAN或Wi-Fi技術(shù)可延伸至多款產(chǎn)品，如接入點、路由器，以及手機。 由于WLAN設(shè)備的市場正不斷擴大，因此更有許多人...
FPGA總線橋接在特種計算機中的應(yīng)用設(shè)計
本文針對特種計算機的多接口、微型化特點，以FPGA 為核心將總線橋接技術(shù)應(yīng)用于特種計算機設(shè)計中，不僅完成計算機電源控制功能，而且以一顆主芯片實現(xiàn)多接口的傳輸應(yīng)用，節(jié)約PCB 布局面積...
基于IP核的PCI接口與具體功能的FPGA芯片設(shè)計
采用IP核的設(shè)計方法，將外設(shè)組件互連標準(PCI)總線接口與具體功能應(yīng)用集成在一個FPGA上芯片， 提高了系統(tǒng)的集成度。在對PCI IP核進行概述的基礎(chǔ)上，介紹了IP核的設(shè)計方法，實現(xiàn)了PCI總線接口...
基于FPGA與ad9252的時序約束高速解串設(shè)計
針對八通道采樣器AD9252的高速串行數(shù)據(jù)接口的特點，提出了一種基于FPGA時序約束 的高速解串方法。使用Xilinx公司的FPGA接收高速串行數(shù)據(jù)，利用FPGA內(nèi)部的時鐘管理模塊DCM、位置約束和底層工具...
基于正交頻分復(fù)用（OFDM）技術(shù)的L-DACS1系統(tǒng)設(shè)計
本設(shè)計利用Matlab整定濾波器參數(shù)[3]，并利用Verilog HDL 語言編程，在ISE 開發(fā)環(huán)境下構(gòu)建系統(tǒng)模型，用ModelSim 仿真軟件進行仿真驗證，最后下載到Apex?CPCI?5610通信開發(fā)板的V5芯片中，借助示波器和...
2017-11-17 標簽：ofdm數(shù)字變頻器 3494
在ZedBoard下SPI接口和ARM處理器端實現(xiàn)以太網(wǎng)遠端傳輸?shù)脑O(shè)計
該文介紹了ZedBoard平臺下可編程邏輯端SPI接口和ARM處理器端以太網(wǎng)遠端傳輸?shù)脑O(shè)計。結(jié)合實例闡述了可編程邏輯端SPI接口設(shè)計和Linux下IP驅(qū)動生成，以及采用UDP/IP協(xié)議實現(xiàn)以太網(wǎng)傳輸?shù)募夹g(shù)。實驗...
基于FPGA的軟件無線電載波同步技術(shù)設(shè)計與實現(xiàn)
同步系統(tǒng)工作的好壞，在很大程度上決定了通信系統(tǒng)的質(zhì)量。GPS接收機將天線接收到的衛(wèi)星信號經(jīng)射頻前端處理后變成了數(shù)字中頻信號，接收機對GPS衛(wèi)星的信號處理過程，可依次分為捕獲、跟蹤...
采用 Zynq SoC 實現(xiàn) Power-Fingerprinting 網(wǎng)絡(luò)安全性
賽靈思的 Zynq SoC 中采用新穎的“指紋”方法來保護工業(yè)物聯(lián)網(wǎng)系(IIoT) 統(tǒng)的安全。 驅(qū)動工業(yè)物聯(lián)網(wǎng) (IIoT) 的“任意連接”實現(xiàn)了超高速增長，這不僅僅只是連接眾多迥然不同的設(shè)備，這還與跨各...
2017-11-17 標簽：Zynq 909
FPGA的可編程COTS NIC對NFV軟件應(yīng)用性能的優(yōu)化
基于賽靈思 FPGA 的可編程COTS NIC 可將 NFV 軟件應(yīng)用性能提升 50 倍。 向網(wǎng)絡(luò)功能虛擬化 (NFV) 和軟件定義網(wǎng)絡(luò) (SDN) 的轉(zhuǎn)變代表了近 20 年來最具變革性的架構(gòu)網(wǎng)絡(luò)發(fā)展趨勢。由于 NFV 和 SDN 承諾系統(tǒng)...
巧用Rigol_dl3021可編程電子負載設(shè)備拆解fpga控制器
想必大家對EEVBlog已經(jīng)不陌生了，有著豐富電子開發(fā)經(jīng)驗的工程師Dave Jones在該網(wǎng)站上發(fā)布各種電子設(shè)備的拆解視頻，并對設(shè)計的一些優(yōu)點和缺點給出專業(yè)的解說，近日在上傳的視頻中對一款電子...
10個關(guān)于SDN軟件定義網(wǎng)絡(luò)的問答
軟件定義網(wǎng)絡(luò)（SDN）是一種為了簡化配置和維護而虛擬化網(wǎng)絡(luò)的方式，就像虛擬化服務(wù)器和存儲那樣。其中不同的是SDN做為網(wǎng)絡(luò)解決方案并不像服務(wù)器和存儲的虛擬化那樣完善。雖然如此，SD...
2017-11-17 標簽：sdn軟件定義網(wǎng)絡(luò) 1712
python編寫腳本方法
對于具有484個引腳的芯片，如果手動一個一個設(shè)置引腳，必然是一場噩夢。網(wǎng)上有使用Capture進行自動導(dǎo)入的帖子，不過沒有找到AD方面的帖子。本文使用python，編寫腳本，自動分配引腳。...
使用NI CompactRIO進行結(jié)構(gòu)健康監(jiān)測
CompactRIO平臺是一種高級嵌入式數(shù)據(jù)采集與控制系統(tǒng)，專為需要高性能與高可靠性的應(yīng)用而設(shè)計。系統(tǒng)基于開放的嵌入式體系結(jié)構(gòu)、尺寸小、高度堅固、具有網(wǎng)絡(luò)互聯(lián)和豐富的傳感器測量功能，...
2017-11-17 標簽：LabVIEWCompactRIO 2124
基于Zynq壓電陶瓷傳感器的高精度采集系統(tǒng)設(shè)計
在天文光學(xué)精密測量中, 納米精度的壓電陶瓷傳感器常作為微位移執(zhí)行器,驅(qū)動各種精密位移。為進一步提高其采集精度和實時性，設(shè)計了基于Zynq7000雙核ARM處理器的采集系統(tǒng)。在Zynq的PL部分實現(xiàn)...
使用2×4 MIMO-OFDM系統(tǒng)模型下的K-Best算法設(shè)計的K-Best檢測器
基于貝爾實驗室V-BLAST結(jié)構(gòu)構(gòu)建了2×4 MIMO-OFDM系統(tǒng)模型，并確定了該模型下K-Best算法的K值。之后對K-Best檢測器進行了硬件架構(gòu)設(shè)計，采用Xilinx Virtex-5芯片對所設(shè)計檢測器加以實現(xiàn)，并給出檢測器...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
