電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
Cadence OrCAD FPGA System Planner為在PCB板的FPGA設(shè)計提供支持
Cadence OrCADFPGA System Planner為FPGA和PCB之間的協(xié)同設(shè)計提供了一種全面的、可擴(kuò)展的解決方案，它能使用戶創(chuàng)建一個正確的、最優(yōu)的引腳分配。FPGA的引腳分配是根據(jù)用戶的指定、基于接口的連接（...
2017-11-17 標(biāo)簽：FPGApcbFPGA設(shè)計Cadence 6939
PicoBlaze處理器軟核中的KCPSM6應(yīng)用技巧與案例
PicoBlaze是8位微處理器，在Xilinx公司的Virtex、Spartan-II系列以上FPGA與CoolRunner-II系列以上的CPLD器件設(shè)計中以IP核的方式提供，使用是免費(fèi)的?。常見的版本有KCPSM3和KCPSM6。其中KCPSM支持7系列的Xilin...
dds通過增加幅度控制等配合依托MCU的交互界面和功放實(shí)現(xiàn)所需要的波形
dds通過增加幅度控制、正交調(diào)制、載波相乘、觸發(fā)控制等配合依托MCU的交互界面和功放，就變成了一個復(fù)雜的信號源了。...
分類算法的概述以及其優(yōu)缺點(diǎn)
分類是一種重要的數(shù)據(jù)挖掘技術(shù)。分類的目的是根據(jù)數(shù)據(jù)集的特點(diǎn)構(gòu)造一個分類函數(shù)或分類模型（也常常稱作分類器），該模型能把未知類別的樣本映射到給定類別中的某一個。為了提高分類的...
2017-11-17 標(biāo)簽： 11187
無線應(yīng)用AMP與SMP的區(qū)別以及賽靈思Zynq 7000的應(yīng)用
我們探討了為無線應(yīng)用選擇操作系統(tǒng)應(yīng)考慮的主要因素，無線應(yīng)用的實(shí)現(xiàn)架構(gòu)及其考慮因素（AMP與SMP對比）以及上述在賽靈思Zynq 7000器件上的直接應(yīng)用?？傊?，賽靈思提供的這類先進(jìn)器件能夠幫...
FPGA模塊里的Xilinx Vivado選項頁包括哪些項目
兩種方式可顯示該頁面： 右鍵單擊項目瀏覽器窗口中FPGA終端下的程序生成規(guī)范，從快捷菜單中選擇新建?編譯，打開編譯屬性對話框。在類別列表中選擇Xilinx選項，可顯示該頁。 如FPGA程序生成...
FPGA設(shè)計約束技巧之XDC約束之I/O篇（下）
XDC中的I/O約束雖然形式簡單，但整體思路和約束方法卻與UCF大相徑庭。加之FPGA的應(yīng)用特性決定了其在接口上有多種構(gòu)建和實(shí)現(xiàn)方式，所以從UCF到XDC的轉(zhuǎn)換過程中，最具挑戰(zhàn)的可以說便是本文將...
2017-11-17 標(biāo)簽：FPGAFPGA設(shè)計xdc 8318
FPGA設(shè)計約束技巧之XDC約束之I/O篇 （上）
從UCF到XDC的轉(zhuǎn)換過程中，最具挑戰(zhàn)的可以說便是本文將要討論的I/O約束了。 I/O 約束的語法 XDC 中可以用于 I/O 約束的命令包括 set_input_delay / set_output_delay 和set_max_delay / set_min_delay 。...
2017-11-17 標(biāo)簽：FPGAFPGA設(shè)計xdc 13744
SDSoC開發(fā)環(huán)境如何加速Zynq SoC和MPSoC開發(fā)進(jìn)程
隨著智能系統(tǒng)的進(jìn)步和“物聯(lián)網(wǎng)”的發(fā)展，以及人與物之間互聯(lián)互通的增強(qiáng)，大多數(shù)新產(chǎn)品現(xiàn)在均采用了基于SoC的開發(fā)平臺。此類平臺便于企業(yè)以更快的速度將產(chǎn)品推向市場，提高系統(tǒng)級效率，...
用Vivado HLS高階合成重構(gòu)算法設(shè)計有效處理管道
目前的應(yīng)用軟件通常包含有復(fù)雜的內(nèi)存訪問機(jī)制，尤其是在科學(xué)計算和數(shù)字信號處理領(lǐng)域，內(nèi)存的管理將十分復(fù)雜。我們利用Vivado HLS設(shè)計了一個簡單的例子，可以使你在一些棘手的情況下，用...
2017-11-17 標(biāo)簽：Vivado 1203
Zynq SoC多處理器的兩個ARMA9內(nèi)核的通信與存儲
利用賽靈思Zynq SoC 上的兩個ARM A9 內(nèi)核可以顯著提高您的系統(tǒng)性能。賽靈思Zynq?-7000 全可編程SoC 的眾多優(yōu)勢之一就是擁有兩個ARM? Cortex ? -A9板載處理器。不過，很多裸機(jī)應(yīng)用和更為簡單的操作...
2017-11-17 標(biāo)簽：Zynq 7848
MACsec綜合FPGA的IP內(nèi)核提升數(shù)據(jù)中心安全性
數(shù)據(jù)中心設(shè)備設(shè)計人員將結(jié)合采用基于FPGA的內(nèi)核來提供安全的高性能以太網(wǎng)鏈路。 云存儲和IT服務(wù)包對IT 經(jīng)理而言極富吸引力，因?yàn)檫@不僅能降低成本，而且還可減輕支持工作。然而有一個大...
算法重構(gòu)和Vivado HLS在FPGA上快速實(shí)現(xiàn)高吞吐量的處理引擎
如果您正在努力開發(fā)計算內(nèi)核，而且采用常規(guī)內(nèi)存訪問模式，并且循環(huán)迭代間的并行性比較容易提取，這時，Vivado? 設(shè)計套件高層次綜合(HLS) 工具是創(chuàng)建高性能加速器的極好資源。通過向C 語言...
如何使用Zynq SoC和賽靈思IP核簡化高速光學(xué)收發(fā)器模塊熱測試
本文介紹一種使用Zynq SoC和賽靈思IP 核簡化高速光學(xué)收發(fā)器模塊熱測試的方法。 隨著數(shù)據(jù)中心內(nèi)部光學(xué)收發(fā)器模塊的傳輸速度提高到前所未有的高度，數(shù)據(jù)中心內(nèi)每個機(jī)架的溫度也在不斷大幅上...
將PetaLinux移植到FPGA上的原因和步驟詳解
從最初不起眼的膠合邏輯開始，F(xiàn)PGA已經(jīng)歷了漫長的發(fā)展道路。當(dāng)前FPGA的邏輯容量和靈活性已將其帶入了嵌入式設(shè)計的中心位置。目前，在單個可編程芯片上可實(shí)現(xiàn)一個完整系統(tǒng)，這種架構(gòu)有助...
2017-11-17 標(biāo)簽：FPGA 10130
Vivado中的靜態(tài)時序分析工具Timing Report的使用與規(guī)范
《XDC約束技巧》系列中討論了XDC約束的設(shè)置方法、約束思路和一些容易混淆的地方。我們提到過約束是為了設(shè)計服務(wù)，寫入Vivado中的XDC實(shí)際上就是用戶設(shè)定的目標(biāo) ，Vivado對FPGA設(shè)計的實(shí)現(xiàn)過程必...
10分鐘教會你UltraFAST十大準(zhǔn)則
UltraFast是Xilinx在2013年底推出的一套設(shè)計方法學(xué)指導(dǎo)，旨在指引用戶最大限度地利用現(xiàn)有資源，提升系統(tǒng)性能，降低風(fēng)險，實(shí)現(xiàn)更快速且可預(yù)期的設(shè)計。面向Vivado的UltraFast方法學(xué)的主體是UG949文檔...
2017-11-17 標(biāo)簽： 9390
用Xilinx Vivado HLS可以快速、高效地實(shí)現(xiàn)QRD矩陣分解
使用Xilinx Vivado HLS（Vivado 高層次綜合）工具實(shí)現(xiàn)浮點(diǎn)復(fù)數(shù)QRD矩陣分解并提升開發(fā)效率。使用VivadoHLS可以快速、高效地基于FPGA實(shí)現(xiàn)各種矩陣分解算法，降低開發(fā)者對算法FPGA的實(shí)現(xiàn)難度。其中包括...
快速發(fā)展的無線標(biāo)準(zhǔn)以及如何應(yīng)對技術(shù)革新者們面臨的困境
在這個科技飛速進(jìn)步的時代，技術(shù)領(lǐng)導(dǎo)者（即革新者）們正面臨著技術(shù)革新所帶來的困境。一方面，技術(shù)革新為公司贏得市場立足點(diǎn)，以及擴(kuò)大市場份額的機(jī)會。但另一方面，隨著市場的成熟，...
Spartan6芯片μC/OS-II的可搶占式嵌套中斷機(jī)制的正確性與可行性的驗(yàn)證
Spartan6芯片μC/OSII操作系統(tǒng)的可搶占、可嵌套的中斷方法的實(shí)現(xiàn)描述，并通過搭建測試平臺，由示波器輸出波形以及計數(shù)器打印信息等手段的驗(yàn)證，基于Spartan6芯片μC/OSII操作系統(tǒng)的可搶占、可嵌...
2017-11-17 標(biāo)簽：spartan6 2353
在NI FlexRIO中使用DRAM
許多高性能儀器使用動態(tài)隨機(jī)存取存儲器(DRAM)作為本地存儲器，DRAM是一種高密度、高帶寬的存儲器。選擇具有DRAM的NI FlexRIO FPGA模塊， 您便可自由地將此類本地存儲納入您的應(yīng)用。典型的DRAM采...
基于Zynq的PMSM驅(qū)動控制系統(tǒng)設(shè)計
本文介紹了基于ZynqSoC的PMSM驅(qū)動控制系統(tǒng)，該控制系統(tǒng)使用ARM和FPGA相結(jié)合的形式實(shí)現(xiàn)了高性能、高集成度的控制算法。本系統(tǒng)中FPGA部分實(shí)現(xiàn)了計算并行度高、計算性能要求高的PMSM電流環(huán)矢量控...
2017-11-17 標(biāo)簽：控制系統(tǒng)Zynq 4489
易于工程實(shí)現(xiàn)的脈沖信號實(shí)時測頻算法
脈沖信號是現(xiàn)代雷達(dá)主要采用的信號形式，脈沖信號頻率測量是雷達(dá)偵察中不可或缺的環(huán)節(jié)，對雷達(dá)對抗起著重要的作用。數(shù)字化處理是雷達(dá)對抗系統(tǒng)發(fā)展的趨勢之一，常用的數(shù)字測頻方法包括...
JPEG2000 MQ編碼算法的優(yōu)化和FPGA實(shí)現(xiàn)
MQ編碼是一種無損數(shù)據(jù)壓縮技術(shù)，已被JPEG2000標(biāo)準(zhǔn)采用，其高復(fù)雜度成為JPEG2000系統(tǒng)實(shí)現(xiàn)的速度瓶頸。本文在分析MQ編碼算法軟件流程的基礎(chǔ)上提出了一種優(yōu)化的基于流水線處理的MQ編碼算法；并...
在FPGA中實(shí)現(xiàn)嵌入式TCP/IP通信協(xié)議棧
研究了嵌入式TCP/IP通信協(xié)議棧在Xilinx FPGA上的實(shí)現(xiàn)，介紹了其軟硬件的系統(tǒng)組成和原理，提出一種實(shí)時操作系統(tǒng)上TCP/IP協(xié)議棧的高效工作模式，并在Virtex5 FPGA上移植成功。通過建立測試平臺進(jìn)行...
視覺導(dǎo)向機(jī)器人使用LabVIEW坐標(biāo)標(biāo)定方法
使用LabVIEW和用于DENSO的ImagingLab Robotics庫，機(jī)器視覺和機(jī)器人系統(tǒng)可以集成在一個應(yīng)用程序中。本文介紹了使用相同坐標(biāo)系統(tǒng)在機(jī)器視覺系統(tǒng)和機(jī)器人系統(tǒng)之間進(jìn)行標(biāo)定的方法。本文是用于DENS...
實(shí)現(xiàn)用于專業(yè)視頻的JPEG2000網(wǎng)絡(luò)
賽靈思攜手Barco Silex 推出的最新參考設(shè)計支持通過互聯(lián)網(wǎng)協(xié)議網(wǎng)絡(luò)傳輸JPEG2000 視頻。由于畫質(zhì)出眾，JPEG 2000 已成為高畫質(zhì)視頻壓縮（包括電視廣播商節(jié)目收集網(wǎng)絡(luò)視頻傳輸）的標(biāo)準(zhǔn)選擇。因此...
2017-11-17 標(biāo)簽：JPEG2000 4864
SDx環(huán)境能讓人集中精力優(yōu)化FPGA布局和性能并能實(shí)現(xiàn)更高的系統(tǒng)效率
賽靈思的全新SDx 軟件定義環(huán)境配合Vivado IPI、HLS 和備受青睞的系統(tǒng)級設(shè)計工具。 為將設(shè)計團(tuán)隊的生產(chǎn)力提升到全新的水平，并將All Programmable FPGA、SoC 和3D IC 推向更廣泛的軟件工程師用戶，賽靈...
2017-11-17 標(biāo)簽： 3678
搭配最佳供電序列方案 FPGA系統(tǒng)電源管理效率大增
設(shè)計現(xiàn)場可編程閘極數(shù)組(FPGA)時，供電序列為重要考慮因素。由于設(shè)計需求可能介于三軌至十軌以上，F(xiàn)PGA廠商通常會明定電源序列要求。若遵循建議的電源序列，即可避免啟動時產(chǎn)生過量電源...
2017-11-17 標(biāo)簽：FPGA 1525
R系列PXIe總線高性能技術(shù)用于自定義數(shù)字應(yīng)用
NI R系列多功能RIO設(shè)備具有用戶定義的板載處理功能，使系統(tǒng)定時及觸發(fā)具有高度的靈活性。R系列硬件采用用戶可編程的FPGA來替代用于控制設(shè)備功能的固定式ASIC芯片，使得所有模擬和數(shù)字I/O通...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
