電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
測量從觸發(fā)開始
由于當(dāng)今在消費(fèi)電子、汽車以及航天應(yīng)用中所使用的產(chǎn)品隨著不斷的更新而變得越來越復(fù)雜，同時，不斷完善的測試能力以及不斷縮短的測試時間和上市時間給測試儀器提出了更多的要求。對于...
利用Vivado進(jìn)行MicroBlaze處理器應(yīng)用教程
1、在工作流導(dǎo)向面板中的IP Integrator中，點(diǎn)擊Create Block Design。（表示你要開始構(gòu)建帶有IP核的框圖了） 2、Add IP，找到MicroBlaze，添加到Block中。 （當(dāng)然，也可以用tcl命令添加IP核：create_bd_cell...
2017-11-17 標(biāo)簽：MicroBlazeVivado 19966
以Xilinx Zynq-7000為例說明設(shè)備樹的運(yùn)用
由于內(nèi)核版本的演變，設(shè)備樹成了任何使用較高版本linux系統(tǒng)的設(shè)備平臺所必須文件，然國內(nèi)相關(guān)技術(shù)文檔嚴(yán)重不足，本文是國外技術(shù)專欄的翻譯，原文鏈接： 本教程是針對Xilinx Zynq-7000設(shè)備寫...
對Vivado多周期路徑約束的詮釋
我們先看看單時鐘周期的情形，如下圖所示。紅色標(biāo)記為默認(rèn)情況下的建立時間檢查，藍(lán)色標(biāo)記為默認(rèn)情況下的保持時間檢查，且注意保持時間的檢查是以建立時間的檢查為前提，即總是在建立...
基于FPGA的振動信號采集系統(tǒng)設(shè)計及實(shí)現(xiàn)
針對機(jī)械設(shè)備運(yùn)行中的振動監(jiān)控，設(shè)計振動信號采集系統(tǒng)，提出了一種基于FPGA的振動信號采集系統(tǒng)的設(shè)計方案。重點(diǎn)闡述了系統(tǒng)硬件結(jié)構(gòu)組成、信號調(diào)理電路和數(shù)據(jù)采集模塊的設(shè)計，同時對A...
2017-11-17 標(biāo)簽：傳感器數(shù)模轉(zhuǎn)換串行總線 8732
談JTAG to AXI Master對于系統(tǒng)的控制和調(diào)試
在一個SOC系統(tǒng)中，通常會有CPU，各種總線，以及各種各樣的外設(shè)，接口等模塊，以及運(yùn)行在CPU上的軟件系統(tǒng)（裸跑或者帶操作系統(tǒng)）。這樣的系統(tǒng)，通常調(diào)試起來都會比較費(fèi)時費(fèi)力，不論是對硬...
2017-11-17 標(biāo)簽：JTAG 6403
在Zynq平臺運(yùn)行SmallRTOS實(shí)時操作系統(tǒng)詳細(xì)步驟
SmallRTOS是一個源代碼開放的、易于移植的、面向深度嵌入式應(yīng)用的微內(nèi)核實(shí)時操作系統(tǒng)，主要應(yīng)用領(lǐng)域?yàn)楣I(yè)控制，智能傳感器開發(fā)，智能終端等。...
基于圖像增強(qiáng)的去霧快速算法的FPGA實(shí)現(xiàn)
本文提出了一種使用亮度映射的圖像去霧快速算法。此算法通過調(diào)整室外多霧場景圖像的對比度，提高了霧中物體的辨識度。算法的復(fù)雜度低、處理延遲小，實(shí)時性高，利于FPGA的實(shí)現(xiàn)。實(shí)現(xiàn)時...
2017-11-17 標(biāo)簽：FPGA快速算法圖像增強(qiáng) 6008
基于LVDS的超高速ADC數(shù)據(jù)接收設(shè)計
超高速ADC通常采用LVDS電平傳輸數(shù)據(jù)，高采樣率使輸出數(shù)據(jù)速率很高，達(dá)到百兆至吉赫茲量級，如何正確接收高速LVDS數(shù)據(jù)成為一個難點(diǎn)。本文以ADS42LB69芯片的數(shù)據(jù)接收為例，從信號傳輸和數(shù)據(jù)解...
無線系統(tǒng)基于SDR快速原型制作平臺的設(shè)計步驟
無線系統(tǒng)的概念與設(shè)計實(shí)現(xiàn)之間存在巨大的差異。要縮小這種差異通常都要涉及到幾組來自各領(lǐng)域的工程師團(tuán)隊（比如RF、SW、DSP、HDL和嵌入式Linux?），并且很多情況下項目在開發(fā)的早期階段便...
ZYNQ 7系列FSBL的啟動過程與配置方法
ZYNQ 7系列所有可編程器件均可以在安全模式下通過靜態(tài)存儲器配置或者在非安全模式下通過JTAG或者靜態(tài)存儲器配置。 （1）JTAG模式主要用于開發(fā)和調(diào)試 （2）NAND、并行NOR、串行NOR、SD卡閃存均可...
2017-11-17 標(biāo)簽：Zynq 27671
基于SRIO的FPGA間數(shù)據(jù)交互系統(tǒng)設(shè)計與應(yīng)用
基于時分長期演進(jìn)（timedivision- longtermevolution，TD-LTE）射頻一致性測試系統(tǒng)中數(shù)據(jù)交互的分析研究，為了很好地滿足現(xiàn)場可編程門陣列（fieldprogrammablegatearray，F(xiàn)PGA）間的大容量數(shù)據(jù)交互，設(shè)計了...
FPGA中RocketIO GTP收發(fā)器的高速串行傳輸實(shí)現(xiàn)方案
提出了基于Xilinx公司Virtex-5系列FPGA中RocketIO GTP收發(fā)器設(shè)計的一個高速串行傳輸實(shí)現(xiàn)方案，詳細(xì)闡述了硬件設(shè)計要點(diǎn)和軟件實(shí)現(xiàn)概要，系統(tǒng)實(shí)測表明，該方案能在某信號處理系統(tǒng)兩個板卡之間穩(wěn)定...
V5 FPGA配置回讀
通過SELECTMAP32接口配置和回讀XILINX公司生產(chǎn)的V5系列SRAM型FPGA，被配置的FPGA以下簡稱DUT，產(chǎn)生配置時序的FPGA簡稱配置FPGA。首先硬件上應(yīng)將M[2:0]接成110，即Slave SelectMAP模式，該模式下總線寬度分...
2017-11-17 標(biāo)簽： 10835
networkx高效開發(fā)SDN應(yīng)用路由算法
為保證網(wǎng)絡(luò)連通，控制器需應(yīng)用相應(yīng)的圖論算法，計算出轉(zhuǎn)發(fā)路徑，完成數(shù)據(jù)轉(zhuǎn)發(fā)。在開發(fā)SDN應(yīng)用時，為完成基礎(chǔ)的路徑計算，時常需要開發(fā)者獨(dú)立編寫網(wǎng)絡(luò)算法，不僅麻煩，性能和代碼可復(fù)用...
2017-11-17 標(biāo)簽：sdn 1879
基于Zynq的圖像視頻處理、顯示平臺
視頻通過HDMI接口進(jìn)來，然后經(jīng)Video Input模塊做格式變換，送入VDMA，該VDMA的作用是把數(shù)據(jù)送入在DDR3中所開辟的幀存中去。另一種是通過攝像頭等設(shè)備獲取視頻源，經(jīng)PS/PL將數(shù)據(jù)送入DDR3。就我目前...
簡析Zynq芯片中PS和PL之間的9個雙向讀寫的通信端口
Zynq芯片中，PS（ProcessorSystem）和PL（Programmable Logic）之間提供了一共9個雙向讀寫的通信端口，他們分別是： M_GP0 M_GP1 S_GP0 S_GP1 S_AXI_HP0-3 S_AXI_ACP 這些端口的特性和適合的使用場景都不太一樣，其...
低成本的采用FPGA實(shí)現(xiàn)SDH設(shè)備時鐘芯片技術(shù)
介紹一種采用FPGA（現(xiàn)場可編程門陣列電路）實(shí)現(xiàn)SDH（同步數(shù)字體系）設(shè)備時鐘芯片設(shè)計技術(shù)，硬件主要由1 個FPGA 和1 個高精度溫補(bǔ)時鐘組成．通過該技術(shù)，可以在FPGA 中實(shí)現(xiàn)需要專用芯片才能實(shí)...
基于FPGA的超聲數(shù)據(jù)采集裝置的設(shè)計與實(shí)現(xiàn)
為了實(shí)現(xiàn)對某航天器在地面及飛行過程中的超聲數(shù)據(jù)進(jìn)行高精度、高速采集的功能,根據(jù)測量系統(tǒng)的技術(shù)要求,設(shè)計數(shù)據(jù)采集裝置的硬件電路和時序控制邏輯。為了滿足惡劣的環(huán)境測試要求,設(shè)計采...
2017-11-17 標(biāo)簽：模數(shù)轉(zhuǎn)換器ad8028ths1408 4224
基于MicroBlaze處理器的BPIFlash操作
本文主要介紹MicroBlaze在 FPGA中的應(yīng)用，并結(jié)合實(shí)際工程介紹如何設(shè)計MicroBlaze微處理器與BPI Flash接口以及如何提高BPI Flash的燒寫速度，同時也簡單介紹利用MicroBlaze微控制器實(shí)現(xiàn)FPGA的動態(tài)可重構(gòu)。...
JESD204B SystemC module 設(shè)計簡介(一)
本設(shè)計致力于用SystemC語言建立JESD024B的協(xié)議標(biāo)準(zhǔn)模型，描述JESD204B的所有行為，并且能夠保證用戶可以通過該JESD204B的SystemC庫，進(jìn)行JESD204B行為的仿真和RTL代碼的編寫。設(shè)計以最新的版本JESD204...
SDAccel 開發(fā)環(huán)境運(yùn)用
賽靈思 FPGA 器件主要由可編程邏輯架構(gòu)組成，能讓應(yīng)用設(shè)計人員利用空間和時間并行性，最大化算法性能或大型應(yīng)用中關(guān)鍵內(nèi)核的性能。位于這種架構(gòu)核心的是由基于查找表的邏輯元、分布式存...
Xilinx術(shù)語及其定義
AER高級錯誤報告 AFIR接收過濾器 ID 寄存器 AFMR接收過濾器屏蔽寄存器 AFR接收過濾器寄存器 ...
2017-11-17 標(biāo)簽：Xilinx 9495
運(yùn)行Linux的ZedBoard設(shè)計實(shí)例
FPGA 和軟件工程師要分別開發(fā)各自的功能，再根據(jù)集成測試計劃進(jìn)行組成和測試。這種方法持續(xù)運(yùn)用了多年，但賽靈思 Zynq?-7000 All Programmable SoC 以及即將推出的賽靈思 Zynq UltraScale+TM MP-SoC 等功能...
用TI Designs加快你的FPGA電源設(shè)計
如果處理器和現(xiàn)場可編程門陣列FPGA全部由同樣的電壓供電運(yùn)行，并且不需要排序和控制等特殊功能的話，會不會變的很簡單呢？不幸的是，大多數(shù)處理器和FPGA需要不同的電源電壓，啟動/關(guān)斷序...
包絡(luò)跟蹤基礎(chǔ)的原理與測試方案
以前手機(jī)可以待機(jī)好幾天都不需要充電。現(xiàn)在盡管手機(jī)電池技術(shù)不斷革新，然而一些新的需求，例如更多內(nèi)部無線電例如更多內(nèi)部射頻傳輸、更大更高分辨率的屏幕，使得電池電量比以往任何時...
機(jī)載高清視頻處理模塊的軟硬件設(shè)計
現(xiàn)代飛機(jī)中各種信息傳感器的使用越來越廣泛，座艙顯示系統(tǒng)需要處理的數(shù)據(jù)也越來越多。為了使飛行員能夠認(rèn)讀更多更清晰地視頻信息，研究了機(jī)載高清視頻處理模塊的硬件設(shè)計和邏輯軟件算...
2017-11-17 標(biāo)簽：Spartan 1272
數(shù)字下變頻中抽取濾波器的設(shè)計及FPGA實(shí)現(xiàn)
針對軟件無線電接收機(jī)數(shù)字下變頻中高速數(shù)字信號的降采樣需求，利用半帶濾波器及級聯(lián)積分梳狀濾波器，設(shè)計了一種半帶濾波器前置的多級抽取濾波器架構(gòu)。通過Simulink搭建系統(tǒng)模型驗(yàn)證之后...
AXI4Stream總線的FPGA視頻系統(tǒng)的開發(fā)研究
基于AXI4Stream總線協(xié)議，在Xilinx公司提供的FPGA上實(shí)現(xiàn)了一個具有缺陷像素校正、色彩濾波陣列插值、圖像降噪實(shí)時圖像采集與顯示功能的視頻系統(tǒng)。AXI4Stream總線協(xié)議由ARM公司提出，該協(xié)議專門針...
2017-11-17 標(biāo)簽：FPGA 5571
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
