電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
運(yùn)用示波器和用戶可定義的FPGA提高測量質(zhì)量與速度
示波器的需求急速成長，同時新的研究和測試應(yīng)用也需要更多、更快、更復(fù)雜的訊號。 這會需要更具智能功能的測試設(shè)備，才能準(zhǔn)確偵測特定的訊號狀況并避免空滯時間、在采集期間處理資料...
利用FPGA完成VGA顯示控制使其脫離PC機(jī)的控制分析和實驗
設(shè)計中采用了Verilog HDL語言對賽靈思Basys開發(fā)板進(jìn)行編程設(shè)計。首先通過Image2Lcd軟件分別提取兩幅圖片的色彩信息數(shù)據(jù)，將得到的數(shù)據(jù)存儲到開發(fā)板的FPGA內(nèi)嵌塊ROM中，然后讀取塊ROM中的圖片信息...
利用Cordic算法來計算三角函數(shù)的值
所有這些逼近方法本質(zhì)上都是用多項式函數(shù)來近似我們要計算的三角函數(shù)，計算過程中必然要涉及到大量的浮點(diǎn)運(yùn)算。在缺乏硬件乘法器的簡單設(shè)備上（比如沒有浮點(diǎn)運(yùn)算單元的單片機(jī)），用這...
基于MicroBlaze的AXI總線實時時鐘IP核設(shè)計
作者：薩其日娜 內(nèi)蒙古魯電電力工程有限公司 摘要: 應(yīng)用MicroBlaze軟核作為CPU的硬件平臺，在此平臺上設(shè)計了基于AXI總線的通用實時時鐘IP核。給出了創(chuàng)建IP核的過程和導(dǎo)入IP核的方法。介紹了實...
2017-11-17 標(biāo)簽：MicroBlazeAXI總線 4545
Petalinux的網(wǎng)絡(luò)數(shù)據(jù)傳輸性能測試
介紹一種針對MicroBlaze軟核處理器特別開發(fā)的嵌入式操作系統(tǒng)Petalinux，成功地實現(xiàn)了其在ML507開發(fā)板上的移植，并且通過LabVIEW軟件在該系統(tǒng)上實現(xiàn)了基于TCP/IP協(xié)議的網(wǎng)絡(luò)數(shù)據(jù)收發(fā)。同時，測試了...
2017-11-17 標(biāo)簽：FPGA 2867
利用捷變收發(fā)器來簡化SDR平臺設(shè)計復(fù)雜度并提高實際運(yùn)算效能
有鑒于軟件定義無線電(SDR)平臺是實現(xiàn)5G等先進(jìn)通訊系統(tǒng)不可或缺的工具，半導(dǎo)體廠推出專為SDR應(yīng)用量身打造的新一代捷變(Agile)收發(fā)器射頻芯片，其整合模擬訊號處理與強(qiáng)大濾波功能于小巧且低...
2017-11-17 標(biāo)簽：SDR 2702
基于FPGA的智能卡驗證平臺設(shè)計
隨著集成電路設(shè)計技術(shù)的發(fā)展和芯片集成度的提高，驗證已經(jīng)成為芯片設(shè)計流程中的主要瓶頸。本文設(shè)計了一個基于FPGA的智能卡驗證平臺，并對驗證方法做了詳細(xì)闡述。本文對于雙界面智能卡...
2017-11-17 標(biāo)簽：FPGA 1523
基于Xilinx Zynq的物距測量系統(tǒng)設(shè)計與實現(xiàn)
為了對障礙物距離精確測量，基于最新Zedboard FPGA（現(xiàn)場可編程邏輯陣列）開發(fā)板，采用軟硬件協(xié)同的設(shè)計 方法，設(shè)計了障礙物距離測量系統(tǒng)的軟硬件。系統(tǒng)為智能小車平臺提供了完整的距離測...
Xilinx Zynq-7000系列安全配置策略
ZYNQ7000與傳統(tǒng)FPGA有著巨大的差異，它將自己定位為一款A(yù)ll Programmable Soc（軟硬件可編程片上系統(tǒng)），視其為以FPGA作為外設(shè)的雙核ARM A9處理器更加準(zhǔn)切。它的啟動過程體現(xiàn)了以處理器為核心這一特...
基于Zynq平臺的動態(tài)智能家居系統(tǒng)的設(shè)計
由于傳統(tǒng)智能家居無線傳感器網(wǎng)絡(luò)中傳感器位置固定,需要布置的網(wǎng)絡(luò)節(jié)點(diǎn)個數(shù)太多導(dǎo)致成本太高．鑒于以上原因，為了實現(xiàn)在減少Zigbee網(wǎng)絡(luò)節(jié)點(diǎn)的前提下，又能實時捕捉用戶所需信息的目標(biāo)，...
基于FPGA的高精度同步時鐘系統(tǒng)設(shè)計
介紹了精密時鐘同步協(xié)議(PTP)的原理。本文精簡了該協(xié)議，設(shè)計并實現(xiàn)了一種低成本、高精度的時鐘同步系統(tǒng)方案。該方案中，本地時鐘單元、時鐘協(xié)議模塊、發(fā)送緩沖、接收緩沖以及系統(tǒng)打時...
基于FPGA的速度和位置測量板卡的設(shè)計與實現(xiàn)
針對增量式光電編碼器經(jīng)典速度測量算法M/T法低速采樣時間過長和位置測量算法精度不高的問題，本文基于定采樣周期M/T法設(shè)計實現(xiàn)了速度和位置測量板卡。采用Xilinx公司的XC3S400 FPGA為核心控制...
SDN網(wǎng)絡(luò)感知服務(wù)與最短路徑的結(jié)構(gòu)和分析以及流量統(tǒng)計
在一個真實的網(wǎng)絡(luò)環(huán)境下，需掌握網(wǎng)絡(luò)的實時動態(tài)，包括網(wǎng)絡(luò)的資源以及網(wǎng)絡(luò)流量狀況，其中網(wǎng)絡(luò)的信息包括交換機(jī)，端口，主機(jī)的信息，以及基于流的流量統(tǒng)計信息和基于端口的流量統(tǒng)計信息...
2017-11-17 標(biāo)簽：網(wǎng)絡(luò)服務(wù)sdn 2759
ADC中的數(shù)字下變頻的分析和其高性能優(yōu)勢
高速ADC 現(xiàn)已具備足夠的處理能力將DDC 功能帶入信號鏈。如果系統(tǒng)不需要使用寬頻帶奈奎斯特率ADC 的完整帶寬，則可通過DDC 濾除不想要的數(shù)據(jù)和噪聲。這樣能改善信號采集的SNR 和SFDR。較低的帶...
SoC平臺設(shè)計與DSP系統(tǒng)生成器相結(jié)合產(chǎn)生高性能的平臺連接功能
FPGA 的應(yīng)用不斷拓展，同時FPGA 設(shè)計流程也隨之不斷演進(jìn)。我們不再將FPGA 用作簡單的膠合邏輯，甚至不再作為信號處理鏈的核心，用以將IP 與專有后端接口集成。相反，F(xiàn)PGA 正在轉(zhuǎn)變?yōu)榭删幊唐?..
掌控頻域的分析變換和其計算
一般在電子系統(tǒng)中，需要考查的信號是一個不斷變化的電壓、電流或頻率。它可以是傳感器的輸出，也可能是系統(tǒng)其他部分生成的輸出。在時域中，您可以測量信號的幅度、頻率和周期，以及信...
使用FPGA優(yōu)化視頻水印操作的OpenCL應(yīng)用
賽靈思SDAccel開發(fā)環(huán)境為內(nèi)存限制問題提供優(yōu)化方法.視頻流和下載通常會耗掉消費(fèi)者絕大部分互聯(lián)網(wǎng)流量，同時也是云計算技術(shù)發(fā)展的主要推動力。對視頻流和下載需求的持續(xù)增長，正在驅(qū)動視...
基于SDAccelTM 開發(fā)環(huán)境減少FPGA在應(yīng)用中使用時造成的障礙
FPGA 一直有望超越CPU 和GPU 實現(xiàn)方案，擁有更高的算法性能以及更低的功耗范圍。但直到現(xiàn)在因為編程模式未能如愿以償。而這一編程模式又是有效利用FPGA 所必須的。SDAccel 支持具備系統(tǒng)內(nèi)即時...
利用Digilent Spartan-3 優(yōu)秀性能來實現(xiàn)Oberon系統(tǒng)
Digilent Spartan-3 開發(fā)板是由于其成本低、操作簡便，這使其適于教育機(jī)構(gòu)，以獲得整套課堂教學(xué)套件。一個重大優(yōu)勢就是該開發(fā)板上有靜態(tài)RAM，使得接口連接非常簡單直觀（甚至用于字節(jié)選擇）...
2017-11-17 標(biāo)簽：FPGA 1864
基于各種用戶自定義的測試數(shù)據(jù)序列來評估RF-DAC多頻帶發(fā)射器線性性能
在原型設(shè)計的早期階段，關(guān)鍵RF 組件的線性性能評估是一個關(guān)鍵問題，但通過我們的軟硬件平臺，在不影響性能的條件下可以快速進(jìn)行這項評估。然后，可以添加RF 功率放大器并使用所建議的平...
2017-11-17 標(biāo)簽：RF 2713
“ 大白兔”： 實現(xiàn)超高精度時間傳輸以及無損的全面數(shù)據(jù)傳輸
“大白兔”是一項前景光明的技術(shù)，能夠解決智能電網(wǎng)、電信以及高頻率交易等各類終端應(yīng)用領(lǐng)域的同步需求問題。“大白兔”不僅能解決相位同步等問題，同時還能以亞納秒精度為分布在遙遠(yuǎn)...
2017-11-17 標(biāo)簽： 9987
基于Xllinx Vivado HLS的小型無人機(jī)平衡儀設(shè)計
小型無人機(jī)在航拍、災(zāi)害救援、防火等領(lǐng)域得到廣泛運(yùn)用，但是無人機(jī)操作復(fù)雜，尤其是控制飛行姿態(tài)平穩(wěn)、航線準(zhǔn)確和降落平滑，對地面人員的操作水平要求較高。操作問題容易造成無人機(jī)的...
ucos iii在zynq上的移植
本教程介紹了如何使用μC/ OS BSP建立在ZYNQ基本應(yīng)用程序?使用Vivado -7000 ? IDE和賽靈思? SDK。在本教程中，您將使用Vivado IP集成器配置ZYNQ處理器系統(tǒng)以及FPGA架構(gòu)集成軟外設(shè)。然后，您將使用μ...
機(jī)器視覺邊緣檢測算法步驟
本文解讀邊緣檢測相關(guān)算法的步驟。 1、濾波：邊緣檢測算法主要是基于圖像強(qiáng)度的一階和二階導(dǎo)數(shù)，但導(dǎo)數(shù)的計算對噪聲很敏感，因此必須使用濾波器來改善與噪聲有關(guān)的邊緣檢測器的性能。...
基于ARM與神經(jīng)網(wǎng)絡(luò)處理器的存儲體的數(shù)據(jù)交換的通信方案
首先介紹了人工神經(jīng)網(wǎng)絡(luò)的模型和算法以及FPGA的實現(xiàn)，并通過對網(wǎng)絡(luò)結(jié)構(gòu)的分析設(shè)計了FPGA端的數(shù)據(jù)存儲系統(tǒng)。然后分析了ARM端和FPGA端各自的功能，在此基礎(chǔ)上把兩者結(jié)合在一起，設(shè)計了一種利...
2017-11-17 標(biāo)簽：ARM神經(jīng)網(wǎng)絡(luò)處理器 2254
提升網(wǎng)絡(luò)容量/傳輸率 5G轉(zhuǎn)向高密度小基站組網(wǎng)設(shè)計
小型基地臺將走紅5G通訊世代。5G通訊網(wǎng)絡(luò)將一改過去高度仰賴大型基地臺的布建架構(gòu)，而大量使用小型基站，讓電信營運(yùn)商能以最具成本效益的方式彈性組網(wǎng)，從而提高網(wǎng)絡(luò)密度與覆蓋范圍，...
自定義NI電網(wǎng)自動化系統(tǒng)
本篇技術(shù)白皮書提供了可用于修改NI電網(wǎng)自動化系統(tǒng)(NI Grid Automation System)隨附功能或重新編程系統(tǒng)功能的一系列可用開發(fā)工具和IP核。 1. NI應(yīng)用程序功能 NI電網(wǎng)自動化系統(tǒng)隨附了一個默認(rèn)功能，...
2017-11-17 標(biāo)簽：自動化ni電網(wǎng) 1520
支持25G/28G背板運(yùn)作 FPGA實現(xiàn)TB級網(wǎng)絡(luò)應(yīng)用突破
Romi Mayder/Frank Melinn (任職于賽靈思) 早在兩年前IEEE報告就指出，2015年通訊網(wǎng)絡(luò)的傳輸容量要求將達(dá)1Tbit/s，到2020年更必須支持到10Tbit/s。 該報告還指出，2015年固網(wǎng)和行動網(wǎng)絡(luò)裝置數(shù)量將多達(dá)一百...
2017-11-17 標(biāo)簽：FPGA 3269
什么是NI電網(wǎng)自動化系統(tǒng)？NI電網(wǎng)自動化系統(tǒng)介紹
本白皮本提供了NI電網(wǎng)自動化系統(tǒng)(NI Grid Automation System)的概述以及設(shè)計該系統(tǒng)時所采用的NI技術(shù)的深層解析。 1. NI電網(wǎng)自動化系統(tǒng)概述 NI電網(wǎng)自動化系統(tǒng)是一款可編程的智能電子設(shè)備(IED)，專為簡...
2017-11-17 標(biāo)簽：自動化系統(tǒng)ni電網(wǎng) 2696
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
