電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識(shí)以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
讓高性能成為一種習(xí)慣
PXI中引入了PXI Express技術(shù)，顯著提高了總線帶寬。PXI將PCI Express集成到PXI標(biāo)準(zhǔn)中，可以滿足更多的應(yīng)用需求。...
2017-02-17 標(biāo)簽：PXIPCI Express 1556
Xilinx Virtex Ultrascale? FPGA 電源解決方案
PMP9475 12V 輸入?yún)⒖荚O(shè)計(jì)以緊湊高效的設(shè)計(jì)提供為 Xilinx's Virtex? Ultrascale? 系列 FPGA 供電時(shí)所需的所有電源軌。此設(shè)計(jì)使用幾個(gè) TI 的 PMBus 負(fù)載點(diǎn)電壓穩(wěn)壓器以簡(jiǎn)化臨界軌的設(shè)計(jì)/配置和遙測(cè)。...
基于Xilinx Artix的強(qiáng)悍傳輸能力
Opal Kelly公司總部位于俄勒岡州波特蘭的 Opal Kelly 公司專門從事基于FPGA的USB模塊開發(fā)，曾大量推出基于賽靈思 FPGA的USB模塊，比如：基于Virtex-5 FPGA 的 USB 集成模塊——XEM5010、基于Spartan-3 FPGA 的...
GRVI Phalanx實(shí)現(xiàn)千核處理器
關(guān)于GRVI Phalanx ，它是一個(gè)大規(guī)模并行RISC-V FPGA加速器，由GRVI和Phalanx結(jié)合而成。其中GRVI是一個(gè)FPGA實(shí)現(xiàn)的RISC-V RV32I軟處理器核，同時(shí)也是手工藝映射和處理元素性能/面積俱最佳的并行處理器。...
基于Xilinx Zynq UltraScale+ MPSoC的VPX3
PanaTeQ公司是一家來(lái)自瑞士的硬件設(shè)計(jì)公司，該公司主要業(yè)務(wù)是設(shè)計(jì)和生產(chǎn)高端的FPGA定制板卡以及行業(yè)標(biāo)準(zhǔn)板卡，主要面向高端電子市場(chǎng)，例如通信、安全、科研、工業(yè)以及航空國(guó)防等。...
11個(gè)機(jī)器學(xué)習(xí)開源項(xiàng)目
隨著機(jī)器學(xué)習(xí)越來(lái)越受到開發(fā)者關(guān)注，出現(xiàn)了很多機(jī)器學(xué)習(xí)的開源項(xiàng)目，在本文列舉的11個(gè)機(jī)器學(xué)習(xí)開源項(xiàng)目中，無(wú)論你是Java愛好者還是Python狂人，在這里你都可以找到自己想要的機(jī)器學(xué)習(xí)開源...
2017-02-14 標(biāo)簽：JAVA機(jī)器學(xué)習(xí)開源項(xiàng)目 3119
騰訊云首發(fā)基于賽靈思FPGA的云服務(wù)器
騰訊云推出國(guó)內(nèi)首款高性能異構(gòu)計(jì)算基礎(chǔ)設(shè)施——FPGA云服務(wù)器，以云服務(wù)方式將大型公司才能長(zhǎng)期支付使用的FPGA推廣到更多企業(yè)。...
IBM基于Kintex-7 FPGA——K70T實(shí)現(xiàn)MCL86 8088處理器
眾所周知IBM是著名的國(guó)際商業(yè)機(jī)器公司，它是計(jì)算機(jī)產(chǎn)業(yè)的長(zhǎng)期領(lǐng)導(dǎo)者，其推出的個(gè)人計(jì)算機(jī)（PC）標(biāo)準(zhǔn)一直沿用至今，同時(shí)其在大型機(jī)、超級(jí)計(jì)算機(jī)領(lǐng)域也成績(jī)斐然，如著名的深藍(lán)、藍(lán)色基因...
2017-02-13 標(biāo)簽：FPGAIBMMCL86 8080 1763
面向Zynq IIoT應(yīng)用電源解決方案參考設(shè)計(jì)
Xilinx Zynq-7000全可編程SoC器件自從面向市場(chǎng)以來(lái)受到了很大歡迎，被應(yīng)用到很多系統(tǒng)設(shè)計(jì)當(dāng)中，是針對(duì)各類系統(tǒng)設(shè)計(jì)問(wèn)題的最智能化解決方案，無(wú)與倫比的集成、高性能和低功耗等優(yōu)勢(shì)。...
用卷積神經(jīng)網(wǎng)絡(luò)檢測(cè)臉部關(guān)鍵點(diǎn)的教程（一）
這是一個(gè)手把手教你學(xué)習(xí)深度學(xué)校的教程。一步一步，我們將要嘗試去解決Kaggle challenge中的臉部關(guān)鍵點(diǎn)的檢測(cè)問(wèn)題。...
2017-02-13 標(biāo)簽：cpugpu卷積神經(jīng)網(wǎng)絡(luò) 3244
FPGA基于CORDIC算法的求平方實(shí)現(xiàn)
CORDIC是在沒有專用乘法器（最小化門數(shù)量）情況下，一組完成特定功能的算法，包括平方、超越、Log、sin/cos/artan。原理為連續(xù)的旋轉(zhuǎn)一個(gè)較小的角度，以一定精度逼近想要的角度。...
Opencv移植和Zedboard測(cè)試
繼上次生成了ARM架構(gòu)的鏈接庫(kù)之后，我們要把他們拷貝到裝載有文件系統(tǒng)的SD卡中即可，在拷貝時(shí)，最好是/usr/lib下...
System generator如何與MATLAB進(jìn)行匹配？
system generator是xilinx公司的系統(tǒng)級(jí)建模工具，它是擴(kuò)展mathworks公司的MATLAB下面的simulink平臺(tái)，添加了XILINX FPGA專用的一些模塊。加速簡(jiǎn)化了FPGA的DSP系統(tǒng)級(jí)硬件設(shè)計(jì)。 ...
Board從入門到精通系列（八）
HLS是High Level Synthesis的縮寫，是一種可以將高級(jí)程序設(shè)計(jì)語(yǔ)言C，C++，SystemC綜合為RTL代碼的工具。生產(chǎn)力的發(fā)展推動(dòng)了設(shè)計(jì)模式。在電子技術(shù)初級(jí)階段，人們關(guān)注的是RLC電路，通過(guò)建立微分方程...
Board從入門到精通系列（七）
本文將給出通過(guò)Vivado IDE開發(fā)Zynq平臺(tái)上PS裸機(jī)應(yīng)用程序的流程。讀者將看到Vivado開發(fā)更高效、快捷。...
時(shí)序分析中的一些基本概念
時(shí)序分析時(shí)FPGA設(shè)計(jì)中永恒的話題，也是FPGA開發(fā)人員設(shè)計(jì)進(jìn)階的必由之路。慢慢來(lái)，先介紹時(shí)序分析中的一些基本概念。...
2017-02-11 標(biāo)簽：FPGA時(shí)序分析周期抖動(dòng) 5177
使用VIVADO對(duì)7系列FPGA的高效設(shè)計(jì)心得
隨著xilinx公司進(jìn)入20nm工藝，以堆疊的方式在可編程領(lǐng)域一路高歌猛進(jìn)，與其配套的EDA工具——新一代高端FPGA設(shè)計(jì)軟件VIVADO也備受關(guān)注和飽受爭(zhēng)議。...
Board從入門到精通系列（六）
由于更新了開發(fā)工具，所以本篇博客有必要重復(fù)前面的內(nèi)容，今天首先演示如何利用Vivado開發(fā)純邏輯工程，即只在PL上進(jìn)行開發(fā)。...
ZYNQ器件的啟動(dòng)配置方法
無(wú)任是用CPU作為系統(tǒng)的主要器件，還是用FPGA作為系統(tǒng)的主要器件，系統(tǒng)設(shè)計(jì)中首先要考慮到的問(wèn)題就是處理器的啟動(dòng)加載問(wèn)題。...
Board從入門到精通（五）：軟硬件協(xié)同設(shè)計(jì)
Zynq最大的優(yōu)勢(shì)在于，同時(shí)具備軟件、硬件、IO可編程，即All Programmable。在設(shè)計(jì)Zynq過(guò)程中，同樣要建立一種意識(shí)，就是從原來(lái)單純的軟件思維（或單純的硬件思維）中解脫，轉(zhuǎn)向軟硬件協(xié)同設(shè)計(jì)...
賽靈思ZYNQ-7000架構(gòu)
該文章的硬件平臺(tái)是：ZC702（XC7Z020-1CLG484CES ）。所用軟件包括：PlanAhead、Xilinx Platform Studio、Xilinx Software Development Kit，版本均為14.4。串口工具為Tera Term。...
SVD的效果到底如何呢？
機(jī)器學(xué)習(xí)中常用的降維方法是主成分分析(PCA)，而主成分分析常用奇異值分解(SVD)。那么SVD的效果到底如何呢？SVD常用來(lái)進(jìn)行圖像的壓縮，我們就來(lái)實(shí)驗(yàn)一下。...
FPGA開發(fā)基本流程
FPGA是可編程芯片，因此FPGA的設(shè)計(jì)方法包括硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。硬件包括FPGA芯片電路、 存儲(chǔ)器、輸入輸出接口電路以及其他設(shè)備，軟件即是相應(yīng)的HDL程序以及最新才流行的嵌入式C程序...
FPGA主要供應(yīng)商與產(chǎn)品
Spartan-3A在Spartan-3和Spartan-3E平臺(tái)的基礎(chǔ)上，整合了各種創(chuàng)新特性幫助客戶極大地削減了系統(tǒng)總成本。...
FPGA主要供應(yīng)商與產(chǎn)品(1)
1984年，賽靈思發(fā)明了現(xiàn)場(chǎng)可編程門陣列(FPGA)，同時(shí)它成為全球首家無(wú)晶圓半導(dǎo)體公司的鼻祖，賽靈思通過(guò)不斷應(yīng)用尖端技術(shù)來(lái)長(zhǎng)久保持它的行業(yè)領(lǐng)袖地位：賽靈思 是首家采用180nm、150nm、130nm、...
FPGA主要供應(yīng)商與產(chǎn)品(3)
Virtex系列是賽靈思的高端產(chǎn)品，也是業(yè)界的頂級(jí)FPGA產(chǎn)品，賽靈思公司正是憑借Virtex系列產(chǎn)品贏得市場(chǎng)，從而獲得FPGA供應(yīng)商領(lǐng)頭羊的地位。...
從可編程器件發(fā)展看FPGA未來(lái)趨勢(shì)
可編程邏輯器件的發(fā)展歷史可編程邏輯器件的發(fā)展可以劃分為4個(gè)階段，即從20世紀(jì)70年代初到70年代中為第1段，20世紀(jì)70年代中到80年代中為第2階段，20世紀(jì)80年代到90年代末為第3階段，20世紀(jì)90年...
底層內(nèi)嵌功能單元與軟核、硬核以及固核
內(nèi)嵌功能模塊主要指DLL(Delay Locked Loop)、PLL(Phase Locked Loop)、DSP 等軟處理核(Soft Core)?，F(xiàn)在越來(lái)越豐富的內(nèi)嵌功能單元，使得單片F(xiàn)PGA 成為了系統(tǒng)級(jí)的設(shè)計(jì)工具，使其具備了軟硬件聯(lián)合設(shè)計(jì)的能力...
數(shù)字時(shí)鐘管理模塊與嵌入式塊RAM
業(yè)內(nèi)大多數(shù)FPGA 均提供數(shù)字時(shí)鐘管理( 賽靈思公司的全部FPGA 均具有這種特性)。賽靈思公司推出最先進(jìn)的FPGA 提供數(shù)字時(shí)鐘管理和相位環(huán)路鎖定。相位環(huán)路鎖定能夠提供精確的時(shí)鐘綜合，且能夠降...
2017-02-11 標(biāo)簽：FPGA賽靈思數(shù)字時(shí)鐘管理 2249
Verilog的語(yǔ)言要素
本章介紹Verilog HDL的基本要素，包括標(biāo)識(shí)符、注釋、數(shù)值、編譯程序指令、系統(tǒng)任務(wù)和系統(tǒng)函數(shù)。另外，本章還介紹了Verilog硬件描述語(yǔ)言中的兩種數(shù)據(jù)類型。 3.1 標(biāo)識(shí)符...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
