電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
FPGA中的多時鐘域設(shè)計
在一個SOC設(shè)計中，存在多個、獨立的時鐘，這已經(jīng)是一件很平常的事情了。大多數(shù)的SOC器件都具有很多個接口，各個接口標(biāo)準(zhǔn)都可能會使用完全不同的時鐘頻率。...
論工業(yè)控制系統(tǒng)的FPGA設(shè)計方法（3）
上次博文簡要分析了人們研究使用FPGA來進行工業(yè)控制的驅(qū)動力，并介紹了FPGA器件與開發(fā)工具。隨著器件成本的降低和器件性能的上升，F(xiàn)PGA必將在工業(yè)控制領(lǐng)域發(fā)揮更大的作用。...
2017-02-11 標(biāo)簽：FPGAFPGA設(shè)計工業(yè)控制 1462
論工業(yè)控制系統(tǒng)的FPGA設(shè)計方法（2）
上次博文簡要介紹了人們研究使用FPGA來進行工業(yè)控制的驅(qū)動力與FPGA器件與工具的介紹，本次介紹FPGA設(shè)計方法論中的FPGA體系及其開發(fā)工具介紹。...
2017-02-11 標(biāo)簽：FPGAFPGA設(shè)計工業(yè)控制 1559
組合運用多種智能I/O規(guī)劃工具能使引腳分配過程變輕松
對于需要在PCB板上使用大規(guī)模FPGA器件的設(shè)計人員來說，I/O引腳分配是必須面對的眾多挑戰(zhàn)之一。...
FPGA與單片機實現(xiàn)數(shù)據(jù)串行通信的解決方案
本文針對由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題，提出FPGA與單片機實現(xiàn)數(shù)據(jù)串行通信的解決方案。...
Xilinx DPD 解決方案使用經(jīng)驗（四）
Xilinx DPD 解決方案的Microblaze每執(zhí)行一次Control_mode(通俗的講，就是命令)，都會返回一個CommandStatus....
Xilinx DPD 解決方案架構(gòu)
自適應(yīng)計算功放的逆模型。這部分是由MicroBlaze處理器完成。屬于DPD軟件部分。...
初學(xué)者如何學(xué)習(xí)FPGA?
隨著半導(dǎo)體和嵌入式系統(tǒng)應(yīng)用技術(shù)的高速發(fā)展，F(xiàn)PGA已經(jīng)被廣泛地應(yīng)用于各行各業(yè)，無論是家用電器、智能玩具、數(shù)碼產(chǎn)品，還是通信行業(yè)、工業(yè)自動化、汽車電子、醫(yī)療器械等領(lǐng)域無處不在。...
在ISE啟動modelsim時遇到問題與解決
1。我在ISE中啟動modelsim時出現(xiàn)了下面的錯誤 Loading work.tb_ic1_func # ** Error: (vsim-19) Failed to access library xilinxcorelib_ver at xilinxcorelib_ver. # No such file or directory. (errno = ENOENT) # ** Error: (vsim-19) Failed to acc...
ISE中下載Xilinx的bit文件失敗時的處理方案
在使用ISE進行FPGA的bit文件下載時，經(jīng)常會遇到下載失敗的問題，提示："DONE did not go high"....
II在Microblaze上的移植與使用專題(續(xù)3)
賽靈思的Spartan-3E Starter Kit開發(fā)板板上載有Intel的16 MByte (128 Mbit) 并行NOR Flash，F(xiàn)LASH的型號為28F128J3，詳細(xì)地DATA SHEET網(wǎng)上可以找到來參考。...
OFDM通信系統(tǒng)中采樣時鐘同步的System Generator實現(xiàn)
接收機ADC對接收到的連續(xù)波形進行采樣，發(fā)射機的DAC與接收機的ADC不可能具有完全相同的時鐘頻率和相位。時域的采樣偏差導(dǎo)致頻域上子載波不再正交，對于OFDM來說這是致命的。...
2017-02-11 標(biāo)簽：ofdmSystem Generator 4375
FPGA與DSPs高速互聯(lián)的方案
DSP與FPGA高速的數(shù)據(jù)傳輸有三種常用接口方式: EMIF, HPI 和 McBSP 方式。而采用 EMIF 接口方式, 利用 FPGA ( 現(xiàn)場可編程邏輯門陣列) 設(shè)計 FIFO的接口電路，即可實現(xiàn)高速互聯(lián)。...
如何在設(shè)計階段考慮降低XILINX的功耗
如何在設(shè)計階段考慮降低XILINX的功耗，最近Xilinx發(fā)布了不少關(guān)于使用serdes,ISERDES/OSERDES等基元設(shè)計一些很具創(chuàng)意性的接口。...
解讀XILINX的7系列28nm FPGA封裝策略
買櫝還珠的故事，大家一定不陌生。 如果把芯片內(nèi)部最值錢和最有技術(shù)含量的那個硅片比喻為珍珠的話， 芯片外面的封裝，包括管腳，就可以比喻為櫝了。...
Xilinx DPD 解決方案使用經(jīng)驗（七）
這篇文章是關(guān)于Xilinx DPD最后一篇總結(jié)文章，內(nèi)容涉及的比較寬泛，但在使用的是要注意的問題。...
有關(guān)復(fù)位信號時序約束問題
做了很久FPGA的朋友們，是否有這種經(jīng)歷：一個FPGA設(shè)計工程，在研發(fā)測試階段或轉(zhuǎn)產(chǎn)中試階段發(fā)現(xiàn)，F(xiàn)PGA系統(tǒng)在上電運行后，偶爾會有異?，F(xiàn)象？ 或者說，反復(fù)加電測試，有時會出現(xiàn)異常或功能...
LTE下行鏈路EVM工作經(jīng)驗總結(jié)
規(guī)范中對EVM的要求我們比較容易實現(xiàn)，但由于該EVM值是整個數(shù)字和射頻鏈路的值。由于EVM的產(chǎn)生主要是來自模擬域；而在模擬域中RF功放的非線性是它的主要源頭。因此我們在數(shù)字域的所有設(shè)計...
賽靈思FPGA設(shè)計技巧與應(yīng)用創(chuàng)新
上一次我們提到可以利用本地存儲的訓(xùn)練序列與接收到的序列進行匹配濾波（相關(guān)）的方法來搜尋精確的OFDM符號起始位置。...
2017-02-11 標(biāo)簽：FPGAFPGA設(shè)計賽靈思 1369
賽靈思FPGA設(shè)計技巧與應(yīng)用創(chuàng)新（二）
前面的博文中已經(jīng)提到了基于Sigma-Delta ADC采樣的數(shù)據(jù)采集系統(tǒng)，并詳細(xì)說了Sinc3抽樣濾波器的設(shè)計方法，在有詳細(xì)介紹。后來將前面的ADC也做了PCB板，這樣就構(gòu)成了一個完整的基于FPGA的Sigma-De...
2017-02-11 標(biāo)簽：FPGAFPGA設(shè)計賽靈思 1811
FPGA設(shè)計中對輸入信號的處理
一般來說，在全同步設(shè)計中，如果信號來自同一時鐘域，各模塊的輸入不需要寄存。只要滿足建立時間，保持時間的約束，可以保證在時鐘上升沿到來時，輸入信號已經(jīng)穩(wěn)定，可以采樣得到正確...
2017-02-11 標(biāo)簽：FPGAFPGA設(shè)計全同步設(shè)計 4069
初學(xué)者學(xué)習(xí)Verilog HDL的步驟和經(jīng)驗技巧
Verilog HDL是一種硬件描述語言（HDL:Hardware Discription Language），Verilog HDL語言是一種以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字...
3系列FPGA中使用LUT構(gòu)建分布式RAM(4)
前面講了分布式RAM的方方面面，下面以RAM_16S為例，分別給出其在VHDL和Verilog HDL下面的模板代碼（在ISE Project Navigator中選擇 Edit--- Language Templates，然后選擇VHDL 或者Verilog, 最后是Synthesis Templates ...
3系列FPGA中使用LUT構(gòu)建分布式RAM（3）
前面簡要介紹了Spartan-3系列FPGA中分布式RAM的基本特性。為什么不從更高級的Virtex系列入手呢？我仔細(xì)看了一下各個系列的介紹、對比，Spartan系列基本就是Virtex系列的精簡版，其基本原理是一樣...
3系列FPGA中使用LUT構(gòu)建分布式RAM（1）
在賽靈思Spartan-3、3E等系列的FPGA中，其邏輯單元CLB中一般含有不同數(shù)量的單端口RAM（SRAM）或者雙端口RAM（DRAM），這里的“單”或者“雙”是由我們開發(fā)人員定義的。...
3系列FPGA中使用LUT構(gòu)建分布式RAM（2）
帶有異步寫/同步讀的SRAM，其中的同步讀取可以使用與分布式RAM相關(guān)聯(lián)的觸發(fā)器實現(xiàn)。...
工程師對于有關(guān)FPGA項目的九大感言
要和人配合。以我們做硬件的工程師為例，測試的時候一般都需要軟件的配合，一個對硬件來說無比復(fù)雜的工作，可能在軟件工程師看來就是幾行簡單的代碼。...
2017-02-11 標(biāo)簽：FPGA 1541
嵌入式系統(tǒng)的概念
從軟件上前，就是在定制操作系統(tǒng)內(nèi)核里將應(yīng)用一并選入，編譯后將內(nèi)核下載到ROM中...
未來只有懂FPGA開發(fā)的人才堪稱計算機專家？
由于微電子和超大規(guī)模集成電路工藝技術(shù)設(shè)備的缺失，使國人根本沒有條件能夠自由地進入這個領(lǐng)域體驗，這是一個嚴(yán)重的問題。...
初學(xué)者對有限狀態(tài)機（FSM）的設(shè)計的認(rèn)識
有限狀態(tài)機（FSM）是一種常見的電路，由時序電路和組合電路組成。設(shè)計有限狀態(tài)機的第一步是確定采用Moore狀態(tài)機還是采用Mealy狀態(tài)機。...
2017-02-11 標(biāo)簽：有限狀態(tài)機狀態(tài)機fsm 4785
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
