可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
FPGA時序約束案例：偽路徑約束介紹
偽路徑約束 在本章節(jié)的2 約束主時鐘一節(jié)中，我們看到在不加時序約束時，Timing Report會提示很多的error，其中就有跨時鐘域的error，我們可以直接在上面右鍵，然后設(shè)置兩個時鐘的偽路徑。 這樣...
FPGA時序約束案例之多周期路徑約束的四個步驟
首先來看帶有使能的數(shù)據(jù)，在本工程中的Tming Report中，也提示了同一個時鐘域之間的幾個路徑建立時間不滿足要求...
典型的集電極開路電路 推挽輸出電路原理圖
Q： 什么是上拉/下拉電阻？有什么作用？又該怎么用？ A： 上拉電阻：將一個不確定的信號通過電阻連接到高電平（VCC），使該信號初始電平為高電平。下拉電阻：將一個不確定的信號通過電阻...
FPGA初學者系列——模塊書寫&電路綜合
本系列文章主要針對FPGA初學者編寫，包括FPGA的模塊書寫、基礎(chǔ)語法、狀態(tài)機、RAM、UART、SPI、VGA、以及功能驗證等。將每一個知識點作為一個章節(jié)進行講解，旨在更快速的提升初學者在FPGA開發(fā)...
2020-11-13 標簽：FPGAXilinxC語言硬件電路VerilogHDL 4957
淺談數(shù)字-數(shù)字編碼中的雙極性碼
本文主要介紹數(shù)字-數(shù)字編碼中的雙極性碼。雙極性碼是使用兩個以上的電平值進行編碼，無線路信號代表一種信號邏輯狀態(tài)，正電平和負電平交替代表另一種狀態(tài)。 MLT-3 MLT-3即Multi-Level Transmi...
FPGA如何解決金融科技遇上的延時問題
金融科技英譯為 Fintech， 是 Financial Technology 的縮寫，指通過利用各類科技手段創(chuàng)新傳統(tǒng)金融行業(yè)所提供的產(chǎn)品和服務(wù)，提升效率并有效降低運營成本。近年來，眾多金融技術(shù)公司相繼推出基于...
FPGA中乘法器的原理分析
作者：貓叔 FPGA中乘法器是很稀缺的資源，但也是我們做算法必不可少的資源。7系列及之前的FPGA都是25x18的DSP，UltraScale中是27x18，我們可以通過調(diào)IP Core的方式或者原語的方式來進行乘法操作。...
Xilinx Floating-Point 浮點IP加減法的仿真驗證案例
作者：OpenSLee 1、float IP的創(chuàng)建 搜索float雙擊Floating-point 1 Operation Selection 我們這里選擇浮點數(shù)的加減法驗證。 2 Precision of Inputs 我們選擇單晶浮點數(shù)（Single）,指數(shù)位寬Exponent Width 8bit 尾數(shù)位寬24...
可例化的XPM方案解析
首先，什么是XPM？可能很多人沒聽過也沒用過，它的全稱是Xilinx Parameterized Macros，也就是Xilinx的參數(shù)化的宏，跟原語的例化和使用方式一樣?？梢栽赩ivado中的Tools- Language Templates中查看都有哪些...
淺談FPGA中Pblock使用
Pblock是對一些邏輯實行物理上的約束，即把一些邏輯綁定到FPGA上固定的資源區(qū)域內(nèi)。它是優(yōu)化走線，改善時序的一種很重要方法。Pblock的大小限定了該邏輯單元使用的FPGA資源，pblock的位置限定...
如何在FPGA內(nèi)實現(xiàn)擾碼過程
一、擾碼的作用 對數(shù)字信號的比特進行隨機處理，減少連0和連1的出現(xiàn)，從而減少碼間干擾和抖動，方便接收端的時鐘提??；同時又擴展了基帶信號頻譜，起到加密的效果。為了保證在任何情況...
何謂 AXI？關(guān)于AXI3/AXI4的相關(guān)基礎(chǔ)知識
引言 近來，幾乎每個賽靈思 IP 都使用 AXI 接口。Zynq、Zynq MP、MicroBlaze 和全新的 Versal 處理器都無一例外使用 AXI 接口。因此，AXI 接口已成為幾乎所有新的賽靈思器件設(shè)計中不可或缺的一部分。...
機器視覺在工業(yè)市場的應(yīng)用 基于機器視覺的雙目圖像采集處理實例
什么是機器視覺 機器視覺是一項綜合技術(shù)，包括圖像處理、機械工程技術(shù)、控制、電光源照明、光學成像、傳感器、模擬與數(shù)字視頻技術(shù)、計算機軟硬件技術(shù)(圖像增強和分析算法、圖像卡、...
張量計算在神經(jīng)網(wǎng)絡(luò)加速器中的實現(xiàn)形式
引言 神經(jīng)網(wǎng)絡(luò)中涉及到大量的張量運算，比如卷積，矩陣乘法，向量點乘，求和等。神經(jīng)網(wǎng)絡(luò)加速器就是針對張量運算來設(shè)計的。一個神經(jīng)網(wǎng)絡(luò)加速器通常都包含一個張量計算陣列，以及數(shù)據(jù)...
2020-11-02 標簽：FPGA加速器神經(jīng)網(wǎng)絡(luò)FPGA加速器張量神經(jīng)網(wǎng)絡(luò) 3887
如何使用PYNQ Overlay 發(fā)布工具PyPI
PYNQ Overlay 發(fā)布工具 PyPI 作為Python的官方第三方軟件存儲庫PyPI，目前已將超過222,000個項目收納囊中，PYNQ作為一款將Python開發(fā)語言與FPGA硬件設(shè)計完美銜接的產(chǎn)品，自然也是迫不及待地入住PyPI。點...
Vitis在Alveo 板卡上加速應(yīng)用案例
周麗娜（Ally Zhou）女士擁有十多年 FPGA 設(shè)計、EDA 工具和多年客戶支持的經(jīng)驗。Ally 曾先后在同濟大學，芬蘭米凱利理工學院和復(fù)旦大學求學，獲得工學碩士學位。加入賽靈思公司之前，曾在 S...
關(guān)于LDPC編碼的全面了解
一.LDPC編碼介紹 1.為什么要用LDPC編碼，LDPC編碼相對其他編碼的好處 LDPC(低密度奇偶檢驗)碼是由稀疏校驗矩陣定義的線性分組碼，具有能夠逼近香農(nóng)極限的優(yōu)良特性，其描述簡單，具有較大的靈...
神經(jīng)網(wǎng)絡(luò)加速器架構(gòu)的優(yōu)劣分析
數(shù)據(jù)處理模塊可以任意進行擴展，對應(yīng)著指令集也可以任意增加。每個模塊和指令的接口以及cache的接口形式是一定的，它們之間可以通過cache來進行數(shù)據(jù)交互。...
2020-11-02 標簽：FPGA加速器神經(jīng)網(wǎng)絡(luò) 2461
基于caffe和Lasagne CNN分類器的FPGA上實現(xiàn)
近來卷積神經(jīng)網(wǎng)絡(luò)（CNN）的研究十分熱門。CNN發(fā)展的一個瓶頸就是它需要非常龐大的運算量，在實時性上有一定問題。而FPGA具有靈活、可配置和適合高并行度計算的優(yōu)點，十分適合部署CNN。 快...
2020-11-09 標簽：FPGAcpu卷積神經(jīng)網(wǎng)絡(luò) 3183
基于FPGA并行計算的圖像處理案例
圖像處理算法在各種場景中都有廣泛應(yīng)用，借助于FPGA并行計算的優(yōu)勢可以將算法性能有效提升，但為了提升系統(tǒng)整體性能，僅僅提升某一部分的性能是不夠的，一個好的方法是在FPGA內(nèi)實現(xiàn)全部...
Xilinx如何配置BSP工程包含的的公共模塊
Xilinx的SoC在業(yè)界應(yīng)用非常廣泛。對應(yīng)的開發(fā)工具SDK也很成熟。在SDK里，每一個baremetal工程，對應(yīng)一個BSP工程，它包含一些Xilinx提供的公共模塊，比如硬件的驅(qū)動、freertos、LWIP等。在BSP工程的右鍵...
一文了解Xilinx FPGA架構(gòu)及相關(guān)工具
作者：Clive Max Maxfield，Digi-Key北美編輯 現(xiàn)場可編程門陣列 (FPGA) 具有諸多特性，無論是單獨使用，抑或采用多樣化架構(gòu)，皆可作為寶貴的計算資產(chǎn)；但是許多設(shè)計人員并不熟悉 FPGA，亦不清楚如...
FPGA開發(fā)：modelsim仿真流程及波形
對于FPGA開發(fā)而言，仿真是開發(fā)流程中必不可少的一步，也是非常重要的一步，仿真是將RTL代碼模擬運行，得到module中信號波形，再進行功能分析的過程。強大的功能與速度兼具的modelsim仿真就是...
Xilinx Linux 如何理解V4L2的管道驅(qū)動程序
概述 Xilinx提供了完整的V4L2的驅(qū)動程序， Xilinx V4L2 driver 。處于最頂層的驅(qū)動程序是V4L2框架的視頻管道（Video pipeline）驅(qū)動程序，也叫橋驅(qū)動程序（bridge driver），主要代碼在文件xilinx-vipp.c中。在...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
