可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
利用FPGA的自身特性實現(xiàn)隨機(jī)數(shù)發(fā)生器
本文主要介紹利用FPGA的自身的特性實現(xiàn)隨機(jī)數(shù)發(fā)生器，在Virtex-II Pro開發(fā)板上用ChipScope觀察隨機(jī)數(shù)序列，以及在PCIe4Base（基于Virtex-4 FPGA）上實現(xiàn)。...
2017-02-11 標(biāo)簽：FPGA 14349
談?wù)勅绾卫肍PGA開發(fā)板進(jìn)行ASIC原型開發(fā)
ASIC設(shè)計在尺寸和復(fù)雜性上不斷增加，現(xiàn)代FPGA的容量和性能的新進(jìn)展意味著這些設(shè)計中的2/3能夠使用單個FPGA進(jìn)行建模。...
FPGA實戰(zhàn)開發(fā)技巧（5）
一般來講，添加約束的原則為先附加全局約束，再補(bǔ)充局部約束，而且局部約束比較寬松。其目的是在可能的地方盡量放松約束，提高布線成功概率，減少ISE 布局布線時間。典型的全局約束包...
FPGA實戰(zhàn)開發(fā)技巧（4）
在代碼編寫完畢后，需要借助于測試平臺來驗證所設(shè)計的模塊是否滿足要求。ISE 提供了兩種測試平臺的建立方法，一種是使用HDL Bencher 的圖形化波形編輯功能編寫，另一種就是利用HDL 語言，相...
FPGA實戰(zhàn)開發(fā)技巧（3）
所謂綜合，就是將HDL語言、原理圖等設(shè)計輸入翻譯成由與、或、非門和RAM、觸發(fā)器等基本邏輯單元的邏輯連接( 網(wǎng)表)，并根據(jù)目標(biāo)和要求( 約束條件) 優(yōu)化所生成的邏輯連接，生成EDF 文件。XST...
FPGA電路必須遵循的原則和技巧
在調(diào)試FPGA電路時要遵循必須的原則和技巧，才能降低調(diào)試時間，防止誤操作損壞電路。通常情況下，能夠參考以下步驟執(zhí)行 FPGA硬件系統(tǒng)的調(diào)試。...
2017-02-11 標(biāo)簽：FPGA 1045
寫verilog代碼要有硬件的概念
因為Verilog是一種硬件描述語言，所以在寫Verilog語言時，首先要有所要寫的module在硬件上如何實現(xiàn)的概念，而不是去想編譯器如何去解釋這個module...
學(xué)好FPGA應(yīng)該要具備的知識
閱讀本文的人群：熟悉數(shù)字電路基本知識（如加法器、計數(shù)器、RAM等），熟悉基本的同步電路設(shè)計方法，熟悉HDL語言，對FPGA的結(jié)構(gòu)有所了解，對FPGA設(shè)計流程比較了解。...
LX110T的板子上跑demo的時候遇到的一些錯誤的解決辦法總結(jié)
.前一段時間在玩xilinx送我在跑XUPV5-LX110T，首先跑xilinx給出的XUPV5-LX110T的demo設(shè)計，結(jié)果發(fā)現(xiàn)遇到了一些錯誤但是自己在網(wǎng)上發(fā)現(xiàn)很少有答案，就把自己的一些總結(jié)貼出來：...
Xilinx ISE是如何調(diào)用ModelSim進(jìn)行仿真的
在我們用ModelSim仿真的時候經(jīng)常是修改一點一點修改代碼，這樣會造成一個無奈的操作循環(huán)：修改代碼--->編譯代碼--->仿真設(shè)置--->進(jìn)入仿真頁面--->添加需要觀察的波形--->運行仿真...
記利用compxlibgui工具編譯Xilinx庫
當(dāng)ISE調(diào)用ModelSim進(jìn)行仿真的時候，如果在FPGA設(shè)計中使用了Xilinx提供的的IP core或者其他的原語語句，ModelSim不添加Xilinx相應(yīng)的庫文件的話，是無法仿真的。...
FPGA實戰(zhàn)開發(fā)技巧（13）
基于IP的設(shè)計已成為目前FPGA設(shè)計的主流方法之一，本章首先給出IP的定義，然后以FFT IP核為例，介紹賽靈思IP核的應(yīng)用。...
FPGA實戰(zhàn)開發(fā)技巧（12）
在大規(guī)模設(shè)計的調(diào)試應(yīng)該按照和設(shè)計理念相反的順序，從底層測試，主要依靠ChipScope Pro 工具。下面主要介紹ChipScope Pro、FPGA Editor 組件的使用方法。...
ISE11.4對XC6SLX150進(jìn)行開發(fā)時遇到的困難和挑戰(zhàn)
目前，使用ISE11.4對XC6SLX150進(jìn)行開發(fā)，在時序上遇到一些困難和挑戰(zhàn)。痛定思痛，立即進(jìn)行問題記錄，希望能與各位共同進(jìn)行探討和分析。...
FPGA實戰(zhàn)開發(fā)技巧（11）
在串行模式下，需要微處理器或微控制器等外部主機(jī)通過同步串行接口將配置數(shù)據(jù)串行寫入FPGA芯片，其模式選擇信號M[2:0]=3’b111...
FPGA中的多時鐘域設(shè)計
在一個SOC設(shè)計中，存在多個、獨立的時鐘，這已經(jīng)是一件很平常的事情了。大多數(shù)的SOC器件都具有很多個接口，各個接口標(biāo)準(zhǔn)都可能會使用完全不同的時鐘頻率。...
論工業(yè)控制系統(tǒng)的FPGA設(shè)計方法（3）
上次博文簡要分析了人們研究使用FPGA來進(jìn)行工業(yè)控制的驅(qū)動力，并介紹了FPGA器件與開發(fā)工具。隨著器件成本的降低和器件性能的上升，F(xiàn)PGA必將在工業(yè)控制領(lǐng)域發(fā)揮更大的作用。...
2017-02-11 標(biāo)簽：FPGAFPGA設(shè)計工業(yè)控制 1471
論工業(yè)控制系統(tǒng)的FPGA設(shè)計方法（2）
上次博文簡要介紹了人們研究使用FPGA來進(jìn)行工業(yè)控制的驅(qū)動力與FPGA器件與工具的介紹，本次介紹FPGA設(shè)計方法論中的FPGA體系及其開發(fā)工具介紹。...
2017-02-11 標(biāo)簽：FPGAFPGA設(shè)計工業(yè)控制 1563
組合運用多種智能I/O規(guī)劃工具能使引腳分配過程變輕松
對于需要在PCB板上使用大規(guī)模FPGA器件的設(shè)計人員來說，I/O引腳分配是必須面對的眾多挑戰(zhàn)之一。...
FPGA與單片機(jī)實現(xiàn)數(shù)據(jù)串行通信的解決方案
本文針對由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題，提出FPGA與單片機(jī)實現(xiàn)數(shù)據(jù)串行通信的解決方案。...
Xilinx DPD 解決方案使用經(jīng)驗（四）
Xilinx DPD 解決方案的Microblaze每執(zhí)行一次Control_mode(通俗的講，就是命令)，都會返回一個CommandStatus....
Xilinx DPD 解決方案架構(gòu)
自適應(yīng)計算功放的逆模型。這部分是由MicroBlaze處理器完成。屬于DPD軟件部分。...
初學(xué)者如何學(xué)習(xí)FPGA?
隨著半導(dǎo)體和嵌入式系統(tǒng)應(yīng)用技術(shù)的高速發(fā)展，F(xiàn)PGA已經(jīng)被廣泛地應(yīng)用于各行各業(yè)，無論是家用電器、智能玩具、數(shù)碼產(chǎn)品，還是通信行業(yè)、工業(yè)自動化、汽車電子、醫(yī)療器械等領(lǐng)域無處不在。...
在ISE啟動modelsim時遇到問題與解決
1。我在ISE中啟動modelsim時出現(xiàn)了下面的錯誤 Loading work.tb_ic1_func # ** Error: (vsim-19) Failed to access library xilinxcorelib_ver at xilinxcorelib_ver. # No such file or directory. (errno = ENOENT) # ** Error: (vsim-19) Failed to acc...
ISE中下載Xilinx的bit文件失敗時的處理方案
在使用ISE進(jìn)行FPGA的bit文件下載時，經(jīng)常會遇到下載失敗的問題，提示："DONE did not go high"....
II在Microblaze上的移植與使用專題(續(xù)3)
賽靈思的Spartan-3E Starter Kit開發(fā)板板上載有Intel的16 MByte (128 Mbit) 并行NOR Flash，F(xiàn)LASH的型號為28F128J3，詳細(xì)地DATA SHEET網(wǎng)上可以找到來參考。...
OFDM通信系統(tǒng)中采樣時鐘同步的System Generator實現(xiàn)
接收機(jī)ADC對接收到的連續(xù)波形進(jìn)行采樣，發(fā)射機(jī)的DAC與接收機(jī)的ADC不可能具有完全相同的時鐘頻率和相位。時域的采樣偏差導(dǎo)致頻域上子載波不再正交，對于OFDM來說這是致命的。...
2017-02-11 標(biāo)簽：ofdmofdmSystem Generator 4384
FPGA與DSPs高速互聯(lián)的方案
DSP與FPGA高速的數(shù)據(jù)傳輸有三種常用接口方式: EMIF, HPI 和 McBSP 方式。而采用 EMIF 接口方式, 利用 FPGA ( 現(xiàn)場可編程邏輯門陣列) 設(shè)計 FIFO的接口電路，即可實現(xiàn)高速互聯(lián)。...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
