可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
FPGA設(shè)計全流程：ModelsimSynplify.ProISE
介紹如何編譯HDL必須的Xilinx庫和結(jié)構(gòu)仿真。創(chuàng)建將被編譯庫的目錄在編譯庫之前，最好先建立一個目錄（事實上必須建立一個目錄），步驟如下...
2017-02-11 標簽：FPGAFPGA設(shè)計Xilinx 1616
基于Xilinx FPGA的通用信號采集器
上一篇寫了基于Xilinx FPGA的通用信號發(fā)生器的案例，反響比較好，很多朋友和我探討相關(guān)的技術(shù)，其中就涉及到信號的采集，為了使該文更有血有肉，我在寫一篇基于Xilinx FPGA的通用信號采集器...
基于System Generator的FPGA開發(fā)總結(jié)
前一陣一直在忙，所以沒有來得及寫博文。弄完雜七雜八的事情，又繼續(xù)FPGA的研究。使用Verilog HDL語言和原理圖輸入來完成FPGA設(shè)計的方法都試驗過了，更高級的還有基于System Generator和基于EDK...
8位無符號數(shù)乘法運算HDL設(shè)計實例
加減乘除是運算的基礎(chǔ)，也是我們在小學(xué)課堂里的重點必修課。乘除運算雖然對于我們今天來說還是小菜一碟，讓計算機做起來也是九牛一毛不足掛齒，但是要真探究一下計算機是如何完乘除運...
2017-02-11 標簽：HDL 9586
cordic算法verilog實現(xiàn)（復(fù)雜版）
module cordic (clk,rst_n,ena,phase_in,sin_out,cos_out,eps); parameter DATA_WIDTH=8; parameter PIPELINE=8; ...
cordic算法verilog實現(xiàn)（簡單版）
cordic算法verilog實現(xiàn)（簡單版）(轉(zhuǎn)載）module cordic(clk, phi, cos, sin); parameter W = 13, W_Z = 14; input clk; input [W_Z-1:0] phi; output[W-1:0] ...
7 FPGA SATA3.0 6Gbps Host IP通過UNH
IntelliProp的SATA 6Gb/s Host IP核剛剛在新罕布什爾大學(xué)互通測試實驗室(UNH-IOL)通過認證測試。...
借助Intel i7 處理器和 Xilinx FPGA實現(xiàn)的開放式毫米波測試平臺
美國國家儀器公司（NI）和德國德累斯頓工業(yè)大學(xué)開展合作，通過世界上第一臺開放式毫米波測試平臺來拓展德累斯頓5G實驗室（D5GL），該測試平臺能實時處理超過2GHz的RF（射頻）信號，可以作...
ZedBoard學(xué)習(xí)手記（三）為自定義外設(shè)編寫裸奔控制軟件
由于Xilinx已經(jīng)為我們做了大部分的鋪墊工作，因此裸奔控制外設(shè)這一步就顯得十分簡單了，如果不用Linux和圖形界面顯示，大概我的作品早早的就完成了吧。...
ZedBoard學(xué)習(xí)手記（二） 開發(fā)自定義AXI總線外設(shè)IP核
想要發(fā)揮ZYNQ芯片的特長，讓整個系統(tǒng)協(xié)同工作起來，就需要將PS與PL兩部分結(jié)合在一起，在Cortex-A9核和FPGA邏輯資源之間建立通信的通道，這條通道就是AXI總線。...
Xilinx DDR3控制器接口帶寬利用率測試（四
描述：在此項測試中，發(fā)起四次讀寫訪問，其中讀寫操作分別間隔開，四次讀寫操作訪問的地址都是同一個，由此觀察讀寫切換引入的帶寬開銷。...
Xilinx DDR3控制器接口帶寬利用率測試（三）
描述：在此項測試中，每個Bank只訪問一次，接著依次訪問其它Bank。DDR3有限制在一定時間內(nèi)可以輸入的Bank打開指令個數(shù)，即在一定時間內(nèi)只允許輸入最多4個Bank打開命令。...
Xilinx DDR3控制器接口帶寬利用率測試(二）
描述：單Bank內(nèi)行切換時，每次打開一個Row，進行一次寫操作以后，必須重新打開另外一個Row，才能進行該Row的寫操作。兩個Row打開操作有時間間隙要求，打開Row到寫操作也有時間間隙要求。...
ZedBoard學(xué)習(xí)手記（十） 圖形界面控制ZedBoard硬件
今天所討論的內(nèi)容就是通過QT開發(fā)的GUI軟件來控制ZedBoard板上的硬件外設(shè)，完整的信號鏈如下：QT GUI → Linux Driver → AXI Bus → My_GPIO Peripheral → LED & Switch首先在QT Creator中建立一個QT GUI工程，命名...
ZedBoard學(xué)習(xí)手記（九） 在ZedBoard上運行QT圖形軟件
在Zynq平臺上運行QT其實與PC無異，都需要相應(yīng)的執(zhí)行環(huán)境，只不過PC上的QT Lib可以使用QT SDK自動安裝配置，而Zynq平臺上的QT Lib則需要手動安裝。...
ZedBoard學(xué)習(xí)手記（八） 更大的目標！
在Linux下做GUI，比較簡單的方法是使用QT。QT一直被用于跨平臺的應(yīng)用程序開發(fā)，之前屬于Nokia，現(xiàn)在被賣給了Digia，開源版本的主頁是。...
按鍵消抖的原理和基于verilog的消抖設(shè)計
按鍵開關(guān)是各種電子設(shè)備不可或缺的人機接口。在實際應(yīng)用中，很大一部分的按鍵是機械按鍵。在機械按鍵的觸點閉合和斷開時，都會產(chǎn)生抖動，為了保證系統(tǒng)能正確識別按鍵的開關(guān)，就必須對...
2017-02-11 標簽：Verilog 23767
一步一步學(xué)ZedBoard Zynq(四)：基于AXI Lite 總線的從設(shè)備IP設(shè)計
本小節(jié)通過使用XPS中的定制IP向?qū)?ipwiz)，為已經(jīng)存在的ARM PS 系統(tǒng)添加用戶自定IP(Custom IP )，了解AXI Lite IP基本結(jié)構(gòu)，并掌握AXI Lite IP的定制方法，為后續(xù)編寫復(fù)雜AXI IP打下基礎(chǔ)。...
一步一步學(xué)ZedBoard Zynq(三)：使用自帶外設(shè)IP讓ARM PS訪問FPGA
這一節(jié)的目的是使用XPS為ARM PS?處理系統(tǒng)?添加額外的IP。從IP Catalog 標簽添加GPIO，并與ZedBoard板子上的8個LED燈相連。當系統(tǒng)建立完后，產(chǎn)生bitstream，并對外設(shè)進行測試。...
一步一步學(xué)ZedBoard Zynq(二)：使用PL做流水燈
《一步一步學(xué)ZedBoard & Zynq》系列第二篇，目的是為了學(xué)習(xí)不使用ARM PS情況下，只對Zynq PL的編程方法，同時學(xué)習(xí)Xilinx?PlanAhead工具的使用方法?...
Kevin學(xué)ZED之（5）：順藤摸瓜
當你可以修改點亮LED燈那個實驗led_test.sh, 改變LED點燈的速度,以及順序時, 一定想知道究竟發(fā)生了什么, 憑什么一個簡單的腳本, 就在Linux的用戶層控制板子上的某一個硬件,比如說,燈。...
Kevin學(xué)ZED之3：知一點點所以然
嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計實戰(zhàn)指南-基于Xilinx ZYNQ>的實驗1.2 , 是一個很酷的實驗, 照貓畫虎一番,居然ZED板就能當一個能跑Ubuntu的小電腦使, 更酷的是, 只是運行腳本, 居然就可以控制板子上的L...
2017-02-10 標簽：led嵌入式系統(tǒng)ZED 1487
System Generator實現(xiàn)串口通信（一行HDL代碼都不用寫）
一直都在System Generator下做圖像處理相關(guān)的算法，感覺SysGen挺強大的，前幾天突發(fā)奇想，能否直接用SysGen實現(xiàn)數(shù)據(jù)的通信呢，畢竟一句HDL代碼都不寫對于做FPGA的人來說卻是很有吸引力的。...
2017-02-10 標簽：HDL串口通信System Generator 3488
Transceiver對電源文波噪聲的要求
XILINX在Transceiver用戶手冊里提出了對模擬電源的文波噪聲要求：10mV p-p 10kHz~80Mhz。大多數(shù)客戶一看到該指標要求的第一反應(yīng)是——我做不到，XILINX的Transceiver不好，對電源要求太嚴了!...
2017-02-10 標簽：XilinxtransceiverXilinx電源文波 2704
Kevin學(xué)ZED之2：磨刀不誤砍柴功
在 高效能人士的七個習(xí)慣 中, 最后一條是 Sharpen the saw , 一般翻譯成:不斷更新, 看了以后就不知所云了....
PS2鍵盤接口設(shè)計之二（實現(xiàn)了從鍵盤輸入并顯示在LCD液晶屏上）
在熟悉了PS2鍵盤接口設(shè)計之后，我想大家都希望將輸入的數(shù)據(jù)在顯示屏中實時的顯示出來或者看看我們到底輸入的是什么樣的東西，基于這個原因，結(jié)合Spartan-3E開發(fā)板上的資源，我利用了液晶...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
