可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
Xilinx FPGA 嵌入式系統(tǒng)程序引導(dǎo)和啟動(dòng)的流程
這篇blog想弄清楚FPGA上電配置后程序引導(dǎo)和啟動(dòng)的整個(gè)流程是怎么樣的，不是談?wù)撊绾尉帉慴ootloader。...
通過模塊之間的調(diào)用實(shí)現(xiàn)自頂向下的設(shè)計(jì)
通過模塊之間的調(diào)用實(shí)現(xiàn)自頂向下的設(shè)計(jì)目的：學(xué)習(xí)狀態(tài)機(jī)的嵌套使用實(shí)現(xiàn)層次化、結(jié)構(gòu)化設(shè)計(jì)。...
2017-02-11 標(biāo)簽：模塊狀態(tài)機(jī) 2719
利用狀態(tài)機(jī)的狀態(tài)機(jī)實(shí)現(xiàn)層次結(jié)構(gòu)化設(shè)計(jì)
練習(xí)九.利用狀態(tài)機(jī)的嵌套實(shí)現(xiàn)層次結(jié)構(gòu)化設(shè)計(jì)目的：１.運(yùn)用主狀態(tài)機(jī)與子狀態(tài)機(jī)產(chǎn)生層次化的邏輯設(shè)計(jì)；...
2017-02-11 標(biāo)簽：狀態(tài)機(jī)FGPA 3749
詳細(xì)圖解在NetFPGA上創(chuàng)建一個(gè)OpenFlow Switch的網(wǎng)絡(luò)
Author: KiKiCompany：Digilent ChinaEmail : Date: 2012.02.14 目的 如 圖所示，我們會(huì)創(chuàng)建一個(gè)基于OpenFlow Switch的網(wǎng)絡(luò)。...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)（基礎(chǔ)篇）連載50：Spartan
1. PICOBLAZE 嵌入式系統(tǒng)，包括1 個(gè)8 位的方波輸出口，一個(gè)驅(qū)動(dòng)兩位7 段LED 的輸出口，一個(gè)時(shí)鐘輸入和一個(gè)中斷輸入。...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)（基礎(chǔ)篇）連載49：Spartan
通常情況下，如果對性能要求不是太高，最好是讓PicoBlaze在低頻下工作，因?yàn)樗幚淼耐庠O(shè)一般為低速設(shè)備，例如，串行通信，按鍵等。另外，低頻工作也會(huì)減少等待周期，降低系統(tǒng)功耗。...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)（基礎(chǔ)篇）連載48：Spartan
PicoBlaze微控制器實(shí)際上包含兩個(gè)部分，分別是內(nèi)核KCPSM3 和指令存儲(chǔ)器ROM。...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)（基礎(chǔ)篇）連載47：Spartan
PicoBlaze微控制器支持最大256個(gè)輸入口和256 個(gè)輸出口，PicoBlaze與輸入和輸出有關(guān)的信號(hào)在“PicoBlaze微控制器接口信號(hào)”部分有詳細(xì)說明，包括PORT_ID[7:0]、IN_PORT[7:0]、OUT_PORT[7:0]、READ_STROBE WRITE_STR...
XPS中的時(shí)鐘模塊和復(fù)位模塊
CLKIN為外部輸入時(shí)鐘，如果是外部差分時(shí)鐘信號(hào)，在MHS文件的PORT行指定*_p、*_n管腳均為同樣的Net，如dcm_clk_s，差分極性分別指定正負(fù)即可。...
Virtex6 GTX設(shè)計(jì)總結(jié)：預(yù)加重、均衡、輸出振幅的值
在Xilinx的Virtex6 FPGA中，GTX作為一種低功耗的吉比特收發(fā)器，配置靈活，功能強(qiáng)大，并與FPGA內(nèi)部的其他邏輯資源緊密聯(lián)系，可用于實(shí)現(xiàn)多種高速接口（如XAUI、PCIE等）。...
Nexys3學(xué)習(xí)手記6：ClockingWizard探秘
這一節(jié)，我們首先會(huì)來了解下Nexys3上的主角兒XC6SLX16（Spartan-6家族）的時(shí)鐘資源，當(dāng)然不會(huì)照搬ug382.pdf（建議大家去瀏覽一遍）的內(nèi)容湊篇幅，但身為“菜鳥”的特權(quán)同學(xué)也只能夠蜻蜓點(diǎn)水般和...
2017-02-11 標(biāo)簽：XilinxClockingWizardNexys3PLLXilinx 4213
Nexys3學(xué)習(xí)手記3：硬件外設(shè)走馬觀花
拿到一塊新的電路板，通常我們會(huì)很迫不及待先跑個(gè)測試Demo看看效果，但請相信這是“菜鳥”的特征。...
Nexys3學(xué)習(xí)手記2：建立自己的開發(fā)環(huán)境
接過Nexys3時(shí)，本以為能夠提供一張資料光盤，結(jié)果大失所望，除了靜電袋里一塊精致的電路板，就只有一條用于供電和下載的USB連接線和兩張活頁。...
PowerPC平臺(tái)Linux的移植（三）
如果你想使用ram disk，那么用以下命令進(jìn)行編譯:make zImage.initrd否則用以下命令:make以前編譯2.4內(nèi)核的時(shí)候之前都要用make dep 命令保證編譯內(nèi)核時(shí)所有的依賴，例如頭文件，都存在。...
PowerPC平臺(tái)Linux的移植（二）
處理并編譯內(nèi)核源代碼Linux內(nèi)核的配置系統(tǒng)由三個(gè)部分組成，分別是：1. Makefile：分布在 Linux 內(nèi)核源代碼中的 Makefile，定義 Linux 內(nèi)核的編譯規(guī)則...
PowerPC平臺(tái)Linux的移植（一）
PowerPC是早期Motorola和IBM聯(lián)合為Apple的MAC機(jī)開發(fā)的CPU芯片,商標(biāo)權(quán)同時(shí)屬于IBM和Motorola,并成為他們的主導(dǎo)成品.IBM主要的PowerPC產(chǎn)品有PowerPC604s(深藍(lán)內(nèi)部的CPU), PowerPC750,PowerPCG3(1.1GHz).Motorola主要有MC和...
Nexys3學(xué)習(xí)手記8：FT232之高速UART
繼續(xù)上一節(jié)的工程，這里要接著在XPS上擴(kuò)展一個(gè)UART外設(shè)，配合板載的USB2UART芯片F(xiàn)T232R做個(gè)高速串口傳輸測試。 ...
Nexys3學(xué)習(xí)手記7：MicroBlaze小試牛刀
有了前面兩個(gè)實(shí)例的鋪墊，下面這個(gè)工程就要帶大家嘗試搭建一個(gè)基于MicroBlaze的應(yīng)用。...
2017-02-11 標(biāo)簽：MicroBlazeNexys3 2633
FPGA verilog實(shí)現(xiàn)的1602時(shí)鐘計(jì)數(shù)器
網(wǎng)上很少用人公開這一類代碼，一搜FPGA 1602，都是寫一個(gè)靜態(tài)的顯示，在實(shí)際應(yīng)用中，是沒有用的，因此這個(gè)簡單的例子，給大家拋磚引玉了！...
2017-02-11 標(biāo)簽：FPGA1602時(shí)鐘計(jì)數(shù)器FPGA 2154
verilog語言實(shí)現(xiàn)任意分頻
原文出自：分頻器是指使輸出信號(hào)頻率為輸入信號(hào)頻率整數(shù)分之一的電子電路。在許多電子設(shè)備中如電子鐘、頻率合成器等，需要各種不同頻率的信號(hào)協(xié)同工作，常用的方法是以穩(wěn)定度高的晶體...
組合邏輯設(shè)計(jì)中的毛刺現(xiàn)象
和所有的數(shù)字電路一樣，毛刺也是FPGA電路中的棘手問題，它的出現(xiàn)會(huì)影響電路工作的穩(wěn)定性，可靠性，嚴(yán)重時(shí)會(huì)導(dǎo)致整個(gè)數(shù)字系統(tǒng)的誤動(dòng)作和邏輯紊亂。...
Linux2.4.26內(nèi)核在Virtex II Pro開發(fā)板上的移植
下載Crosstoolcrosstool-在網(wǎng)上可以很容易找到，#tar zxvf crosstool-0.43.tar.gz#cd crosstool-0.43#vim demo-powerpc-405.sh 修改腳本TARBALLS_DIR=/home/yaoq/crosstool-0.43...
FPGA管腳分配時(shí)需注意的一些事項(xiàng)
設(shè)計(jì)過FPGA的原理圖，看FPGA的手冊，說管腳的分配問題，如時(shí)鐘管腳要用GC類管腳，而且單端時(shí)鐘輸入時(shí)要用P類型的管腳，不能用N類型管腳等等。...
2017-02-11 標(biāo)簽：FPGA 12738
學(xué)習(xí)FPGA需要注意的幾個(gè)重要問題
如何學(xué)好FPGA呢，很多人很困惑，多數(shù)停留在基礎(chǔ)位置徘徊，我就這方面問題給大家談幾點(diǎn)自己的看法。...
使用Signal Tap II采集到的數(shù)據(jù)進(jìn)行Matlab仿真
在使用FPGA進(jìn)行無線通信或者進(jìn)行信號(hào)處理時(shí)，一般按照這樣的步驟進(jìn)行...
2017-02-11 標(biāo)簽：FPGAMATLAB仿真FPGAMATLAB仿真Signal Tap II 3981
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
