可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
xilinx FPGA復(fù)位方法講解
能不復(fù)位盡量不用復(fù)位，如何判斷呢？如果某個模塊只需要上電的時候復(fù)位一次，工作中不需要再有復(fù)位操作，那么這個模塊可以不用復(fù)位，用上電初始化所有寄存器默認值...
2023-06-28 標簽：寄存器觸發(fā)器同步器FPGA系統(tǒng)Vivado 1880
教你怎么用負反饋控制實現(xiàn)純數(shù)字鎖相環(huán)
首先我們做一個模塊，輸入信號T，代表輸出時鐘周期，輸出時鐘周期嚴格等于T，對于熟悉FPGA的小伙伴應(yīng)該很容易。...
2023-06-28 標簽：鎖相環(huán)FPGA設(shè)計FPGA設(shè)計二階系統(tǒng)負反饋電路鎖相環(huán) 1801
數(shù)字音頻丨高品質(zhì)晶振應(yīng)用選型篇
音頻處理器又稱為數(shù)字處理器，是對數(shù)字信號的處理，它通過將多通道輸入的模擬信號轉(zhuǎn)化為數(shù)字信號，然后對數(shù)字信號進行一系列可調(diào)諧的算法處理，從而滿足音質(zhì)、矩陣混音、消噪、消回音...
介紹CPLD和FPGA的基本結(jié)構(gòu)
CPLD是復(fù)雜可編程邏輯器件（Complex Programable Logic Device）的簡稱，F(xiàn)PGA是現(xiàn)場可編程門陣列（Field Programable Gate Array）的簡稱，兩者的功能基本相同，編程等過程也基本相同（燒寫文件不一樣，但是...
2023-06-28 標簽：FPGA設(shè)計嵌入式系統(tǒng)CPLD芯片FPGA設(shè)計SERDES收發(fā)器嵌入式系統(tǒng) 5380
CPLD與FPGA之間的區(qū)別在哪呢？
CPLD和FPGA都是由邏輯陣列模塊構(gòu)成的，但是CPLD的LAB基于乘積和宏單元，而FPGA的LAB使用基于LUT的邏輯單元。...
2023-06-28 標簽：FPGA設(shè)計D觸發(fā)器LUTCPLD芯片CPLD芯片D觸發(fā)器FPGA設(shè)計LUTSRAM芯片 2232
MIPI DPHY&CPHY接口描述及FPGA實現(xiàn)要點
MIPI是移動領(lǐng)域最主流的視頻傳輸接口規(guī)范，沒有之一，目前應(yīng)用最廣泛的是MIPIDPHY和MIPI CPHY兩組協(xié)議簇（另外還有MIPI MPHY，屬于高速Serdes范疇，應(yīng)用不那么廣泛），其中CSI-2主要用于圖像接入（...
2023-06-28 標簽：傳感器FPGA設(shè)計編碼器比較器SERDES接口 7421
Zynq高速串行CMOS接口的設(shè)計與實現(xiàn)
現(xiàn)在CMOS傳感器的分辨率越來越大，對應(yīng)的，對數(shù)據(jù)傳輸接口的要求也越來越高。...
2023-06-28 標簽：轉(zhuǎn)換器FPGA設(shè)計寄存器CMOS傳感器lvds接口 4668
時鐘是電路的實際控制者？
時鐘是整個FPGA設(shè)計里面無法回避的事物，不能認識時鐘也就沒法做FPGA設(shè)計。...
2023-06-28 標簽：FPGA設(shè)計計數(shù)器RTL觸發(fā)器C++語言 888
LUT是什么構(gòu)成的？FPGA里的LUT有什么作用？
首先開門見山的回答這個問題——LUT的作用是 **實現(xiàn)所有的邏輯函數(shù)** ，也就是類似于計算Y=A&B+C+D之類的算式結(jié)果！...
2023-06-28 標簽：RAM觸發(fā)器LUTFPGA系統(tǒng)Verilog語言 5134
教你如何利用verilog輕松實現(xiàn)高分辨率DDS
上圖就是DDS的的FPGA實現(xiàn)框圖，完整的DDS還應(yīng)該在外面有DAC和低通濾波器的，然而很多時候我們是不需要這兩個的，因為上圖的DDS輸出的信號就在數(shù)字域，凡是數(shù)學(xué)域的信號都可以用它參與處理...
2023-06-28 標簽：FPGA設(shè)計ROM低通濾波器DDSDDSFPGA設(shè)計ROM低通濾波器相位累加器 4032
AMD推出全球最大的基于FPGA的自適應(yīng)SoC
新款 VP1902 具有 16 個 PCIe Gen5 x4 硬核 IP 模塊，而 VU19P 則具有 8 個 PCIe Gen4 x8。HPIO 到 XPIO 的升級應(yīng)該會使芯片之間的延遲降低 36%。甚至還有一個很大的時鐘速度更新。這些新的升級意義重大，而...
2023-06-28 標簽：FPGAamdsoc機器學(xué)習(xí) 2208
基于FPGA的SoC創(chuàng)建方案
LiteX 框架為創(chuàng)建 FPGA 內(nèi)核/SoC、探索各種數(shù)字設(shè)計架構(gòu)和創(chuàng)建完整的基于 FPGA 的系統(tǒng)提供了方便高效的基礎(chǔ)架構(gòu)。...
FPGA設(shè)計-時序約束實例分析
現(xiàn)有一塊ADC連接到FPGA上，需要在FPGA上實現(xiàn)高速數(shù)據(jù)的讀取，那么第一步自然就是完成可靠的硬件連線...
2023-06-28 標簽：FPGA設(shè)計寄存器TTL電路DDRDDRFPGA設(shè)計LVDS信號TTL電路寄存器 1394
主要討論PWM比較器的Simulink模型
輸入的是三相的正弦波信號，三角載波與正弦信號波進行比較，當正弦信號波的值大于三角載波的值，輸出“1”，否則，就輸出“0”；...
2023-06-27 標簽：IGBTFPGA開發(fā)板FPGA開發(fā)板IGBTPWM比較器simulink仿真三相逆變器 6223
一個亞穩(wěn)態(tài)設(shè)計案例分析
CPLD規(guī)模雖小，其原理和設(shè)計方法和FPGA確是一樣的。輕視在CPLD上的投入，就有可能存在設(shè)計隱患，導(dǎo)致客戶使用產(chǎn)品時出現(xiàn)故障，從而給公司帶來不可挽回的信譽損失。...
2023-06-27 標簽：FPGA設(shè)計寄存器觸發(fā)器CPLD芯片 788
FPGA實現(xiàn)OFDM（2）-OFDM通信的整體框圖
介紹除了OFDM外，一個完整通信鏈路中所需的其他環(huán)節(jié)，給出發(fā)射機鏈路和接收機鏈路的整體框圖，最后結(jié)合802.11a介紹相關(guān)技術(shù)指標。...
2023-06-27 標簽：FPGA設(shè)計移位寄存器OFDM技術(shù)FPGA設(shè)計OFDM技術(shù)卷積編碼器發(fā)送機移位寄存器 3224
FPGA實現(xiàn)OFDM（1）-OFDM的原理是什么？
fromwiki:調(diào)制是將傳送資料對應(yīng)于載波變化的動作，可以是載波的相位、頻率、幅度、或是其組合。...
2023-06-27 標簽：FPGA設(shè)計編碼器DFTOFDM技術(shù)傅里葉變換 3149
離散小波變換的FPGA實現(xiàn)(二)
眾所周知,小波變換的雙正交基就來自與小波函數(shù)和尺度函數(shù),而他們通過scale和平移來得到的小波函數(shù)族和尺度函數(shù)族表示了不同小波(尺度)函數(shù)的分辨率...
2023-06-27 標簽：濾波器FPGA設(shè)計MATLAB仿真DWTFPGA設(shè)計MATLAB仿真小波變換濾波器 2165
從處理單bit跨時鐘域信號同步問題來入手
在數(shù)字電路中，跨時鐘域處理是個很龐大的問題，因此將會作為一個專題來陸續(xù)分享。今天先來從處理單bit跨時鐘域信號同步問題來入手。...
2023-06-27 標簽：FPGA設(shè)計IC設(shè)計仿真器數(shù)字電路FPGA設(shè)計IC設(shè)計SRC仿真器數(shù)字電路 2779
給初學(xué)者的FPGA代碼風(fēng)格建議
關(guān)于這兩段代碼，其實實現(xiàn)的功能都是相同的，邏輯功能都是一樣的（燈閃爍的時間不一樣），都是讓一個LED燈閃爍起來。...
英特爾Nios@ V處理器 加速FPGA軟件開發(fā)
為實現(xiàn)這一技術(shù)突破，英特爾的三大關(guān)鍵創(chuàng)新和技術(shù)在其中功不可沒:英特爾@ 7制程工藝，第二代英特爾Hyperflex" FPGA架構(gòu)，高水平的系統(tǒng)集成。...
在RTL編碼書寫中如何考慮時延與布線的問題呢？
分if-else,case 的各種情況分開討論,主要目的是將分支支路中 晚到的信號放到離輸出最近的一級中...
2023-06-27 標簽：FPGA設(shè)計比較器RTL觸發(fā)器FPGA設(shè)計RTL多路選擇器比較器觸發(fā)器 1746
異步電路的跨時鐘域處理
異步電路不能根據(jù)時鐘是否同源來界定，時鐘之間沒有確定的相位關(guān)系是唯一準則。...
2023-06-27 標簽：FPGA設(shè)計芯片設(shè)計異步電路同步器FIFO存儲 1889
AXI實戰(zhàn)(一)-搭建簡單仿真環(huán)境
在驗證中有三個核心組件:Driver(驅(qū)動器/激勵)，Monitor（監(jiān)測器），Checker（比較器）。在這里實際上我們只需要了解其中最核心的Driver就可以了。...
2023-06-27 標簽：驅(qū)動器FPGA設(shè)計比較器仿真器AXI總線 3382
VVAS調(diào)用HLS生成硬件加速器的主要流程介紹
我們以smartcam的預(yù)處理作為例子。xf_pp_pipeline的作用是將輸入圖像的格式從NV12轉(zhuǎn)換為BGR，再進行減均值和歸一化操作。...
2023-06-26 標簽：FPGA設(shè)計計算機視覺硬件加速器HLSFPGA設(shè)計HLSOpenCV硬件加速器計算機視覺 2047
異步復(fù)位同步釋放問題解析
使用 2 個帶異步復(fù)位的寄存器，D端輸入邏輯 1（VCC）。...
2023-06-26 標簽：寄存器D觸發(fā)器異步復(fù)位FPGA開發(fā)板D觸發(fā)器FPGA開發(fā)板Vcc寄存器異步復(fù)位 2521
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
