可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
創(chuàng)龍科技ARM/FPGA/DSP嵌入式工業(yè)板卡選型大全
創(chuàng)龍科技最新、最全的ARM/FPGA/DSP嵌入式工業(yè)板卡選型大全2023.2版本正式發(fā)布了！十年磨一劍，接下來，一起來看看有哪些亮點~...
為什么SoC驗證一定需要FPGA原型驗證呢？？
在現(xiàn)代SoC芯片驗證過程中，不可避免的都會使用FPGA原型驗證，或許原型驗證一詞對你而言非常新鮮，但是FPGA上板驗證應(yīng)該是非常熟悉的場景了。...
邏輯綜合在整個IC設(shè)計流程RTL2GDS中的位置
根據(jù)摩爾定律的發(fā)展，晶體管的Poly的最小柵極長度已經(jīng)到達了1nm甚至更小，集成電路的規(guī)模越 來越大，集成度越來越高。...
2023-03-27 標(biāo)簽：IC設(shè)計EDA工具HDLASIC技術(shù)ASIC技術(shù)EDA工具HDLIC設(shè)計UPF 3334
一文解析并查集（Union-Find）算法原理
并查集（Union-Find）算法是一個專門針對「動態(tài)連通性」的算法，我之前寫過兩次，因為這個算法的考察頻率高，而且它也是最小生成樹算法的前置知識，所以我整合了本文，爭取一篇文章把這...
FPGA設(shè)計中的反饋路徑可以怎么優(yōu)化呢？
在FPGA設(shè)計中，我們可能會碰到這樣的路徑，如下圖所示。圖中兩個輸入數(shù)據(jù)為64位，寄存一拍后給到二選一MUX的數(shù)據(jù)輸入端...
2023-03-24 標(biāo)簽：FPGA設(shè)計寄存器VerilogLUTMux 2372
FPGA的原理與結(jié)構(gòu) 如何快速上手Verilog HDL?
FPGA的原理是基于SRAM的查找表結(jié)構(gòu)。通俗的講就是：可以將FPGA看做是一片SRAM，利用開發(fā)工具軟件計算出所有的輸入組合排列對應(yīng)的輸出結(jié)果，然后將輸入組合作為SRAM的地址，該地址中存放的是...
國產(chǎn)FPGA搭建圖像處理平臺
整體和lattice diamond界面類似，這里有個不舒服的地方就是文件沒有層級關(guān)系，需要綜合之后才能在Hierarchy看到層級關(guān)系...
FPGA有限狀態(tài)機編寫如何選擇狀態(tài)編碼？
在Verilog HDL中可以用許多種方法來描述有限狀態(tài)機，最常用的方法是用always語句和case語句。...
2023-03-23 標(biāo)簽：FPGA寄存器有限狀態(tài)機 1105
FPGA系統(tǒng)中三種方法減少亞穩(wěn)態(tài)的產(chǎn)生
在基于FPGA的數(shù)字系統(tǒng)設(shè)計中，異步時序是指時序邏輯電路內(nèi)部寄存器的時鐘來自兩個及以上的時鐘源，如圖1所示，而且時鐘源之間沒有確定的相位關(guān)系。相應(yīng)地，把信號從寄存器FF1傳輸?shù)郊拇?..
2023-03-23 標(biāo)簽：FPGA寄存器觸發(fā)器亞穩(wěn)態(tài)FPGA亞穩(wěn)態(tài)寄存器異步時序觸發(fā)器 6426
國產(chǎn)ARM+FPGA平臺與架構(gòu)在能源電力的應(yīng)用
在電力線路測量和保護系統(tǒng)中，需要對多相輸配電網(wǎng)絡(luò)的大量電流和電壓通道進行同步采樣，核芯互聯(lián)CL1606/CL1616是目前電力系統(tǒng)中最常用的國產(chǎn)ADC采樣芯片之一。...
ARM+FPGA架構(gòu)在能源電力中的典型應(yīng)用詳解
而單ARM架構(gòu)已很難應(yīng)對能源電力多通道/高速AD數(shù)據(jù)采集、處理、存儲和顯示的應(yīng)用場景。目前，ARM + FPGA異構(gòu)多核框架已成為能源電力行業(yè)的經(jīng)典架構(gòu)，可輕松面對廣泛的應(yīng)用場景。...
把一個算法用RTL實現(xiàn)，有哪些比較科學(xué)的步驟？
通常來講，我們做算法實現(xiàn)，需要有對標(biāo)的算法模型，作為驗證硬件邏輯設(shè)計是否正確的參考依據(jù)。...
FPGA中何時用組合邏輯或時序邏輯
數(shù)字邏輯電路分為組合邏輯電路和時序邏輯電路。時序邏輯電路是由組合邏輯電路和時序邏輯器件構(gòu)成（觸發(fā)器），即數(shù)字邏輯電路是由組合邏輯和時序邏輯器件構(gòu)成。...
2023-03-21 標(biāo)簽：FPGAVerilog組合邏輯時序邏輯數(shù)字邏輯電路 1570
富昌電子為萊迪思新FPGA平臺Lattice Avant?提供工程支持
中國上海 – 全球知名的電子元器件分銷商富昌電子榮獲萊迪思半導(dǎo)體授予的 2022 年度最佳合作伙伴獎，并且很高興將其專業(yè)工程支持?jǐn)U展到涵蓋萊迪思半導(dǎo)體的全新中端現(xiàn)場可編程門陣列 (F...
在博途中DB塊不重新初始化，怎么進行下載呢？
我們知道這種情況下載程序，在DB塊中所有的參數(shù)都會初始化，即數(shù)據(jù)清空了。如果說這個DB塊保存了一些伺服、變頻器的速度或者位置數(shù)據(jù)，那么全部都要重新設(shè)置一遍，非常的耗時耗力。那...
2023-03-20 標(biāo)簽：數(shù)據(jù)編程DB數(shù)據(jù)編程 2925
MIPI CSI-2 RX Subsystem IP和D-PHY基本調(diào)試
初始化完成后，可以讀MIPI CSI-2 RX subsystem IP的所有寄存器。比如，Core Configuration Register (0x00)的bit 0 (Core Enable)有沒有打開。...
賽靈思的局部重配置技術(shù)（Partial Reconfiguration）
一般情況下，要重新配置一個FPGA需要使其處于復(fù)位狀態(tài)，并通過外部控制器重新加載一個新設(shè)計到器件中。而局部重配置技術(shù)允許在FPGA內(nèi)部或外部的控制器在加載一個局部設(shè)計到一個可重配置...
英特爾Stratix 10 GX 10M FPGA原型設(shè)計系統(tǒng)
proFPGA 四模塊英特爾 Stratix 10 GX 10M FPGA 原型設(shè)計系統(tǒng)采用 4 個基于英特爾 Stratix 10 GX 10M FPGA 的可插拔 FPGA 模塊。...
自動駕駛主流芯片：GPU、FPGA、ASIC
當(dāng)前主流的AI芯片主要分為三類，GPU、FPGA、ASIC。GPU、FPGA均是前期較為成熟的芯片架構(gòu)，屬于通用型芯片。ASIC屬于為AI特定場景定制的芯片。行業(yè)內(nèi)已經(jīng)確認(rèn)CPU不適用于AI計算，但是在AI應(yīng)用領(lǐng)域...
2023-03-17 標(biāo)簽：asiccpugpu自動駕駛深度學(xué)習(xí) 3020
求一種基于FPGA原型驗證系統(tǒng)的圖像處理解決方案
視覺是人類最高級別的感知，以視頻、圖像等形式為信息載體可以創(chuàng)造出豐富多彩的應(yīng)用。視覺信息處理技術(shù)的實現(xiàn)和發(fā)展極大改變了現(xiàn)代社會的生產(chǎn)活動...
2023-03-17 標(biāo)簽：FPGA圖像傳感器圖像處理dacADC采集系統(tǒng)dacFPGA圖像傳感器圖像處理 1768
介紹FPGA設(shè)計中時序分析的一些基本概念
時鐘的時序特性主要分為抖動(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Distortion)3點。...
2023-03-16 標(biāo)簽：FPGA設(shè)計RAM時序分析時鐘信號CLB 3544
FPGA、功率 MOSFET 和汽車電阻器短缺問題依舊持續(xù)
預(yù)計第一季度全球電子元件需求和采購活動環(huán)比下降 2%，而工程預(yù)計下降 20%——進一步證明需求下降。...
介紹一種查找芯片設(shè)計中偶發(fā)錯誤的方法
將芯片分解為專門的處理器、存儲器和架構(gòu)對于持續(xù)改進性能和功率變得必不可少，但它也會導(dǎo)致硬件中異常且通常不可預(yù)測的錯誤，這些錯誤極難發(fā)現(xiàn)。...
Xilinx Zynq小試FPGA開發(fā)流程
Xilinx Zynq系列是帶有ARM Cortex-A系列CPU核的FPGA，前幾年流落到二手市場上的“礦板”就以Zynq 7010為核心，可以說是最廉價的Zynq實驗平臺了。...
2023-03-14 標(biāo)簽：UART接口FPGA開發(fā)板ARM技術(shù)FPGA開發(fā)板JTAG口UART接口 3763
推薦一款企業(yè)級硬件仿真系統(tǒng)—OmniArk芯神鼎
為了滿足日益復(fù)雜的芯片設(shè)計，以及日益旺盛的國產(chǎn)化需求，思爾芯全新推出企業(yè)級硬件仿真系統(tǒng)——OmniArk芯神鼎。...
2023-03-14 標(biāo)簽：FPGADDRSoC設(shè)計GUI 2204
plc有哪些模塊組成 plc工作過程分哪五個階段
PLC（Programmable Logic Controller，可編程邏輯控制器）是一種工業(yè)自動化控制系統(tǒng)，可以對各種工業(yè)自動化設(shè)備進行控制。PLC的工作原理可以分為輸入處理、程序運行和輸出控制三個部分。...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
