可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語(yǔ)言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
FPGA國(guó)產(chǎn)化進(jìn)程加速 接口IP廠商大顯身手
得益于高度的靈活性和強(qiáng)大的并行處理能力，F(xiàn)PGA可以在云、端、及其中間的全部應(yīng)用中發(fā)揮作用，市場(chǎng)規(guī)模不斷擴(kuò)大。...
2022-11-23 標(biāo)簽：FPGA 1134
相比CPU、GPU、ASIC，F(xiàn)PGA有什么優(yōu)勢(shì)
CPU、GPU 都屬于馮·諾依曼結(jié)構(gòu)，指令譯碼執(zhí)行、共享內(nèi)存。FPGA 之所以比 CPU 甚至 GPU 能效高，本質(zhì)上是無指令、無需共享內(nèi)存的體系結(jié)構(gòu)帶來的福利。...
2022-11-22 標(biāo)簽：FPGAcpugpu機(jī)器學(xué)習(xí) 2168
基于FPGA的整數(shù)倍分頻器設(shè)計(jì)
偶數(shù)倍分頻器的實(shí)現(xiàn)非常簡(jiǎn)單，只需要一個(gè)計(jì)數(shù)器進(jìn)行計(jì)數(shù)就能實(shí)現(xiàn)。如需要N分頻器（N為偶數(shù)），就可以由待分頻的時(shí)鐘觸發(fā)計(jì)數(shù)器進(jìn)行計(jì)數(shù)，當(dāng)計(jì)數(shù)器從0計(jì)數(shù)到N/2-1時(shí)，將輸出時(shí)鐘進(jìn)行翻轉(zhuǎn)...
【產(chǎn)品應(yīng)用】嵌入式軟件中的“樂高”—?【EsDA】AWBlock.files
AWBlock 是?EsDA?家族?中的一員，一種可視化編程工具，通過拖拽各種?“積木”?進(jìn)行拼接，組合出所需的程序邏輯。其中?“積木”?包含了各種功能函數(shù)、語(yǔ)法關(guān)鍵字等。 可以像玩樂高玩具一...
2022-11-18 標(biāo)簽： 919
FPGA開發(fā)板為什么要使用SDRAM呢
SDRAM有一個(gè)同步接口，在響應(yīng)控制輸入前會(huì)等待一個(gè)時(shí)鐘信號(hào)，這樣就能和計(jì)算機(jī)的系統(tǒng)總線 同步。...
2022-11-18 標(biāo)簽：控制器SDRAMDDRFPGA開發(fā)板 1140
基于FPGA/SoC的設(shè)計(jì)為什么在激光雷達(dá)業(yè)界占據(jù)主流呢
而我們一般說的雷達(dá)（Radar）又是什么意思呢？它的名字Radar的全稱是Radio Detection And Ranging，翻譯過來，是“無線電的探測(cè)和測(cè)量”。...
2022-11-18 標(biāo)簽：無線電激光雷達(dá)可編程邏輯器件ADAS系統(tǒng) 2729
基于RISC-V加速器實(shí)現(xiàn)FPGA CNN異構(gòu)的控制方案
本文提出了一種更高效、更通用的卷積加速器。提出的加速器峰值性能達(dá)到153.6GOP/s，僅占用14K LUT、32個(gè)DRM和208個(gè)APM。...
基于LFSR偽隨機(jī)數(shù)的FPGA產(chǎn)生
通過一定的算法對(duì)事先選定的隨機(jī)種子(seed)做一定的運(yùn)算可以得到一組人工生成的周期序列，在這組序列中以相同的概率選取其中一個(gè)數(shù)字，該數(shù)字稱作偽隨機(jī)數(shù)，由于所選數(shù)字并不具有完全的...
京微齊力榮獲“硬核中國(guó)芯-2022年度最具潛力IC設(shè)計(jì)企業(yè)”獎(jiǎng)
2022年11月15日，由半導(dǎo)體電子信息媒體「芯師爺」主辦、「慕尼黑華南電子展」協(xié)辦的“2022年度硬核中國(guó)芯領(lǐng)袖峰會(huì)暨評(píng)選頒獎(jiǎng)盛典”在深圳圓滿落下帷幕。憑借自主可控、創(chuàng)新型產(chǎn)品和卓越的...
2022-11-16 標(biāo)簽：FPGAIC設(shè)計(jì)京微齊力 1507
玩轉(zhuǎn)FPGA的6種技術(shù)分析
FPGA固有的并行執(zhí)行要求邏輯電路獨(dú)立元件可在不用時(shí)間脈沖下驅(qū)動(dòng)。在不同運(yùn)行速度下的邏輯電路之間傳遞數(shù)據(jù)是很棘手的。使用先進(jìn)先出（FIFO）緩沖器時(shí)，板載存儲(chǔ)器可用來是傳輸更加平穩(wěn)...
基于FPGA的CRC校驗(yàn)碼生成器設(shè)計(jì)
所有二進(jìn)制數(shù)均被表示為一個(gè)多項(xiàng)式，x僅是碼元位置的標(biāo)記，因此我們并不關(guān)心x的取值，稱之為碼多項(xiàng)式。(我沒研究過CRC代數(shù)推理過程，沒體會(huì)到用多項(xiàng)式計(jì)算的方便之處，這里要學(xué)會(huì)的就是...
2022-11-16 標(biāo)簽：FPGACRC校驗(yàn)生成器 1329
基于國(guó)產(chǎn)ARM與低成本FPGA高速通信的3種方案
FPGA端將CSI_PCLK設(shè)置為65MHz，測(cè)試數(shù)據(jù)寫入FIFO的時(shí)鐘FIFO_WR_CLK設(shè)置為59MHz。...
Xilinx，Intel和Lattice的三者FPGA對(duì)比
賽靈思FPGA為機(jī)器學(xué)習(xí)應(yīng)用提供的DSP切片的數(shù)量已從最大的Virtex 6 FPGA的約2,000個(gè)切片增加到現(xiàn)代Virtex UltraScale +器件的約12,000個(gè)切片。...
2022-11-14 標(biāo)簽：FPGA機(jī)器學(xué)習(xí) 3143
基于FPGA的CAN總線控制器的設(shè)計(jì)（附代碼）
CAN 總線（Controller Area Network）是控制器局域網(wǎng)的簡(jiǎn)稱，是 20 世紀(jì) 80 年代初德國(guó) BOSCH 公司為解決現(xiàn)代汽車中眾多的控制與測(cè)試儀器之間的數(shù)據(jù)交換而開發(fā)的一種串行數(shù)據(jù)通信協(xié)議。目前，CAN 總...
詳解FPGA四大設(shè)計(jì)要點(diǎn)
FPGA的用處比我們平時(shí)想象的用處更廣泛，原因在于其中集成的模塊種類更多，而不僅僅是原來的簡(jiǎn)單邏輯單元(LE)。...
FPGA邏輯設(shè)計(jì)與驗(yàn)證流程
靜態(tài)時(shí)序分析是一種重要的邏輯驗(yàn)證方法，設(shè)計(jì)者根據(jù)靜態(tài)時(shí)序分 析的結(jié)果來修改和優(yōu)化邏輯，直到設(shè)計(jì)滿足要求。...
ARM+FPGA架構(gòu)有什么優(yōu)勢(shì)
FPGA端實(shí)現(xiàn)SDIO Slave功能 a.FPGA將SDIO Master發(fā)送的2KByte數(shù)據(jù)保存至BRAM。 b.SDIO Master發(fā)起讀數(shù)據(jù)時(shí)，F(xiàn)PGA從BRAM讀取2KByte通過SDIO總線傳輸給SDIO Master。...
FPGA拆解FPGA芯片，帶你深入了解其原理
現(xiàn)場(chǎng)可編程門陣列（FPGA）可以實(shí)現(xiàn)任意數(shù)字邏輯，從微處理器到視頻生成器或加密礦機(jī)，一應(yīng)俱全。FPGA由許多邏輯模塊組成，每個(gè)邏輯模塊通常由觸發(fā)器和邏輯功能以及連接邏輯模塊的路由網(wǎng)...
PFA管擠出機(jī)常見故障與解決辦法
因?yàn)镻FA管擠出機(jī)由金屬材料制做而成，具備高硬度，因而，在生產(chǎn)操作全過程中會(huì)遭受震動(dòng)、沖擊性和別的相互作用力的危害，進(jìn)而造成零部件中間產(chǎn)生空隙并造成磨損。...
2022-11-09 標(biāo)簽：電刷 2912
FPGA技術(shù)：異步FIFO定義及原理詳解
位寬變換：對(duì)于不同寬度的數(shù)據(jù)接口也可以用FIFO，例如單片機(jī)位8位數(shù)據(jù)輸出，而DSP可能是16位數(shù)據(jù)輸入，在單片機(jī)與DSP連接時(shí)就可以使用FIFO來達(dá)到數(shù)據(jù)匹配的目的。...
Xilinx FPGA將會(huì)迎來怎樣的變革
在截至 2021 年 12 月的季度中，英特爾可編程系統(tǒng)集團(tuán)公布的銷售額為 4.84 億美元，同比增長(zhǎng) 14.7%，營(yíng)業(yè)收入增長(zhǎng) 18.6% 至 5100 萬美元。...
淺談Veloce proFPGA 的不同之處
基于現(xiàn)場(chǎng)可編程門陣列 (FPGA) 的原型驗(yàn)證系統(tǒng)已經(jīng)出現(xiàn)多年。有些公司依賴商用原型驗(yàn)證系統(tǒng)。然而，這些系統(tǒng)常常需要完全獨(dú)立地進(jìn)行開發(fā)，以便在FPGA 中實(shí)現(xiàn)硬件設(shè)計(jì)，并提供足夠的性能來...
FPGA設(shè)計(jì)：為什么要做同步設(shè)計(jì)?
同步設(shè)計(jì)：。 上游數(shù)據(jù)到下游邏輯單元的傳遞是通過時(shí)鐘來同步的 -只要能滿足時(shí)延要求，就可以確保下游邏輯單元能正確采樣到_上游數(shù)據(jù)。...
2022-11-08 標(biāo)簽：FPGAFPGA同步設(shè)計(jì) 889
進(jìn)行FPGA代碼實(shí)現(xiàn)過程中的問題及解決辦法
一般來說，對(duì)于FPGA芯片，使用的資源越多，功耗越大；使用的時(shí)鐘頻率越高，功耗越大。...
FPGA執(zhí)行計(jì)算密集型任務(wù)性能表現(xiàn)及優(yōu)勢(shì)
計(jì)算性能相對(duì)GPU：FPGA進(jìn)行整數(shù)乘法、浮點(diǎn)乘法運(yùn)算，性能相對(duì)GPU存在數(shù)量級(jí)差距，可通過配置乘法器、浮點(diǎn)運(yùn)算部件接近GPU計(jì)算性能。...
FPGA與CPLD的區(qū)別
什么是同步邏輯和異步邏輯？同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。...
AXI FIFO和AXI virtual FIFO兩個(gè)IP的使用方法
FIFO 是我們?cè)O(shè)計(jì)中常用的工具，因?yàn)樗鼈兪刮覀兡軌蛟谶M(jìn)行信號(hào)和圖像處理時(shí)緩沖數(shù)據(jù)。我們還使用異步FIFO來處理數(shù)據(jù)總線的時(shí)鐘域交叉問題。...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
