完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>
標簽 > 芯片設(shè)計
《芯片設(shè)計》是2009年11月上?？茖W(xué)技術(shù)出版社出版的圖書，作者是（德）B.科爾特，（德）J.菲根。
文章：1127個 瀏覽：56799次 帖子：37個
工具鏈工具——映射與調(diào)度、模擬與驗證、開發(fā)與測試工具
本篇文章將重點介紹工具鏈的工具相關(guān)知識，我們將從工具鏈的基本概念出發(fā)，重點介紹工具鏈中的映射和調(diào)度工具、模擬與驗證工具、開發(fā)和測試工具，最后提出對工具鏈...
雖然EDA行業(yè)傾向于關(guān)注前沿設(shè)計，其中的設(shè)計成本只占產(chǎn)品總成本的一小部分，但由于電子行業(yè)的長尾效應(yīng)，沿著尾部走得越遠，設(shè)計成本占總成本的比例就越大。
2018-10-05 標簽：芯片設(shè)計 7.6k 0
以太網(wǎng)交換芯片內(nèi)部結(jié)構(gòu)詳解
交換機內(nèi)部硬件包含 PCB 板、主芯片、輔助芯片、存儲器件、散熱器、電源模塊、 接口/端口子系統(tǒng)等，其中主芯片包括交換芯片、PHY 芯片、CPU，輔助芯...
射頻識別芯片設(shè)計中時鐘樹功耗的優(yōu)化與實現(xiàn)
在RFID芯片中的功耗主要有模擬射頻前端電路，存儲器，數(shù)字邏輯三部分，而在數(shù)字邏輯電路中時鐘樹上的功耗會占邏輯功耗不小的部分。本文著重從降低數(shù)字邏輯時鐘...
在一個晶圓上，通常有幾百個至數(shù)千個芯片連在一起。它們之間留有80um至150um的間隙，此間隙被稱之為劃片街區(qū)（Saw Street）。
芯片設(shè)計中為什么需要復(fù)位操作？復(fù)位操作在芯片設(shè)計中的應(yīng)用
在芯片設(shè)計中，復(fù)位操作被廣泛應(yīng)用，以確保芯片能夠快速、準確地從故障狀態(tài)恢復(fù)到正常工作狀態(tài)。
隨著晶體管尺寸的不斷微縮，晶圓制造工藝日益復(fù)雜，對半導(dǎo)體濕法清洗技術(shù)的要求也越來越高。
2023-08-01 標簽：芯片設(shè)計晶體管半導(dǎo)體制造 7.2k 0
Scan stitching 是把上一步中得到的Scan DFF的Q和SI連接在一起形成scan chain。在芯片的頂層有全局的SE信號，以及scan...
ADS調(diào)用spectre網(wǎng)表仿真異?！Χㄖ@的NetlistInclude
ADS是支持調(diào)用spice/spectre等網(wǎng)表文件進行仿真的，可以用NetlistInclude控件來進行調(diào)用。
關(guān)于芯片量產(chǎn)工程師需要掌握的知識概覽
前道是指晶圓制造廠的加工過程，在空白的硅片完成電路的加工，出廠產(chǎn)品依然是完整的圓形硅片。 后道是指封裝和測試的過程，在封測廠中將圓形的硅片切割成單...
芯片產(chǎn)業(yè)是一個分工很細的產(chǎn)業(yè)。設(shè)計公司做完邏輯和物理設(shè)計，將最終設(shè)計結(jié)果交給芯片生產(chǎn)廠。
無論芯片設(shè)計工程師有多認真，以及他們使用什么實施工具，驗證團隊在分解自對準雙圖案（SADP）設(shè)計的簽核驗證期間將始終遇到設(shè)計規(guī)則檢查（DRC）錯誤。如果...
在封裝史上，最后一次重大范式轉(zhuǎn)變是從引線鍵合到倒裝芯片。從那時起，更先進的封裝形式（例如晶圓級扇出和 TCB）一直是相同核心原理的漸進式改進。
談?wù)勑酒械膶哟位脑O(shè)計（hierarchy design）
層次化設(shè)計適當下非常流行的設(shè)計思路，隨著芯片的規(guī)模越來越大，fullchip的數(shù)據(jù)量和復(fù)雜度和過去已經(jīng)不能同日而語了，無論是工具的runtime還是Qo...
今天要介紹的時序基本概念是Mode（模式）. 這是Multiple Scenario環(huán)境下Sign off的一個重要概念。芯片的設(shè)計模式包括最基本的功能...
芯片設(shè)計都不可避免的考慮要素—閂鎖效應(yīng)latch up
閂鎖效應(yīng)，latch up，是個非常重要的問題?，F(xiàn)在的芯片設(shè)計都不可避免的要考慮它。我今天就簡單地梳理一下LUP的一些問題。
芯片設(shè)計分為前端設(shè)計和后端設(shè)計，前端設(shè)計也稱為邏輯設(shè)計，后端設(shè)計也稱為物理設(shè)計。隨著DFT技術(shù)的發(fā)展，有的公司將DFT歸到前端設(shè)計，有的公司歸到后端設(shè)計...
芯片設(shè)計中IP設(shè)計和SOC設(shè)計的區(qū)別
引言 在芯片設(shè)計中，IP設(shè)計（Intellectual Property design）和SOC設(shè)計（System on a Chip design）都...
2023-08-24 標簽：芯片設(shè)計SoC設(shè)計IP設(shè)計 6.2k 0
半導(dǎo)體封測設(shè)備有哪些 半導(dǎo)體制造流程詳解
半導(dǎo)體行業(yè)呈現(xiàn)垂直化分工格局，上游包括半導(dǎo)體材料、半導(dǎo)體制造設(shè)備等；中游為半導(dǎo)體生產(chǎn)，具體可劃分為芯片設(shè)計、晶圓制造、封裝測試；半導(dǎo)體產(chǎn)業(yè)下 游為各類終端應(yīng)用。
PLA可以根據(jù)用戶的需要進行編程，實現(xiàn)各種邏輯功能。通過編程，可以將多個邏輯門（如與門、或門、非門等）和觸發(fā)器組合在一起，構(gòu)建復(fù)雜的數(shù)字邏輯電路。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機器人發(fā)燒友
