完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > fpga
FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。
文章：13054個 瀏覽：640284次 帖子：8011個
結(jié)合FPGA與DSP實現(xiàn)對高速中頻采樣信號處理平臺的設(shè)計詳解
現(xiàn)代社會正向數(shù)字化、信息化方向高速發(fā)展，在這一過程中，往往需要高速信號的實時性數(shù)字化處理。例如，隨著科技的進(jìn)步，現(xiàn)代雷達(dá)等應(yīng)用信號的數(shù)字化處理上有了長...
天的 CPU 一直無法滿足當(dāng)前計算密集型應(yīng)用（如機(jī)器學(xué)習(xí)、數(shù)據(jù)分析和視頻處理等）的需求。加上網(wǎng)絡(luò)與存儲方面日益明顯的瓶頸，云服務(wù)供貨商轉(zhuǎn)而采用加速器來提...
FPGA之軟核演練篇：如何在Qsys系統(tǒng)中內(nèi)置IP
軟核演練篇包含了哪些內(nèi)容：該篇以什么是軟核、什么是Qsys、如何構(gòu)建一個Qsys系統(tǒng)為切入點，在該基礎(chǔ)上進(jìn)一步介紹了Nios II處理器的體系結(jié)構(gòu)、Qs...
本系列整理數(shù)字系統(tǒng)設(shè)計的相關(guān)知識體系架構(gòu)，為了方便后續(xù)自己查閱與求職準(zhǔn)備。對于FPGA和ASIC設(shè)計中，D觸發(fā)器是最常用的器件，也可以說是時序邏輯的核心...
利用FPGA設(shè)計軟件開放性性能優(yōu)化MAX+PLUS II仿真軟件性能
舉一個例子：對一個基于FPGA設(shè)計的雷達(dá)信號處理機(jī)，我們關(guān)心其在給定發(fā)現(xiàn)概率和虛警率的前提下的最小可檢測信噪比，或者在某一給定信噪比條件下其Pd、Pf是...
基于FPGA技術(shù)實現(xiàn)數(shù)字式解調(diào)器的設(shè)計
隨著大規(guī)模集成電路技術(shù)和微型計算機(jī)技術(shù)的飛速發(fā)展，計算機(jī)化已經(jīng)成為遙測技術(shù)發(fā)展的方向和特征。傳統(tǒng)的模擬式頻分多路遙測系統(tǒng)已越來越無法適應(yīng)現(xiàn)代遙測技術(shù)的發(fā)...
2019-09-05 標(biāo)簽：fpga集成電路數(shù)字信號處理 3.3k 0
基于FLEX10K100A FPGA實現(xiàn)信道編碼系統(tǒng)的設(shè)計
DAB是繼調(diào)幅和調(diào)頻廣播之后的第三代廣播體系。與模擬廣播相比它不僅可以提供高質(zhì)量的聲音信號（CD音質(zhì)），也可以提供數(shù)據(jù)、圖像等多種其他附加服務(wù)。它可以保...
因此，要想學(xué)好FPGA，你得用硬件的思維方式來編寫代碼，注重FPGA的系統(tǒng)結(jié)構(gòu)設(shè)計，好的系統(tǒng)結(jié)構(gòu)設(shè)計會帶來質(zhì)的飛躍，這就告訴我們RTL Coding其實...
SPI在嵌入式系統(tǒng)中非常普遍，無論是芯片上的系統(tǒng)處理器（如ARM、MIC或Power PC等高端32位處理器），還是微控制器（如AVR、PIC等），通常...
在傳統(tǒng)的工業(yè)控制應(yīng)用中，由于工業(yè)控制計算機(jī)中集成了高性能的顯卡，故通常采用工業(yè)控制計算機(jī)＋液晶顯示器的體系結(jié)構(gòu)，可方便地實現(xiàn)以圖形和字符為主的人機(jī)界面。...
2017-11-22 標(biāo)簽：fpga 3.3k 0
基于FPGA+DSP的跳頻電臺傳輸系統(tǒng)的設(shè)計方案分析
高速率跳頻、高帶寬技術(shù)是提高跳頻發(fā)射機(jī)性能的關(guān)鍵，本文結(jié)合軟件無線電思想和架構(gòu)，提出一種基于FPGA+DSP的跳頻電臺傳輸系統(tǒng)的設(shè)計方案，該系統(tǒng)兼容多種...
前面幾篇FPGA時序約束進(jìn)階篇，介紹了常用主時鐘約束、衍生時鐘約束、時鐘分組約束的設(shè)置，接下來介紹一下常用的另外兩個時序約束語法“偽路徑”和“多周期路徑”。
采用FPGA器件與流水線技術(shù)實現(xiàn)浮點乘法器設(shè)計
在數(shù)字化飛速發(fā)展的今天，人們對微處理器的性能要求也越來越高。作為衡量微處理器 性能的主要標(biāo)準(zhǔn)，主頻和乘法器運行一次乘法的周期息息相關(guān)。因此，為了進(jìn)一步提...
FPGA（現(xiàn)場可編程門陣列）主要被用于進(jìn)行邏輯設(shè)計、算法實現(xiàn)、功能定義以及時序優(yōu)化等工作。具體來說，F(xiàn)PGA工程師的主要職責(zé)包括但不限于以下幾個方面。
跨時鐘域是FPGA設(shè)計中最容易出錯的設(shè)計模塊，而且一旦跨時鐘域出現(xiàn)問題，定位排查會非常困難，因為跨時鐘域問題一般是偶現(xiàn)的，而且除非是構(gòu)造特殊用例一般的仿...
2023-05-25 標(biāo)簽：fpgaFPGA設(shè)計信號 3.3k 0
零基礎(chǔ)學(xué)FPGA設(shè)計難嗎 FPGA基本知識介紹
很多初學(xué)者覺得學(xué)FPGA很難，需要很多的基礎(chǔ)，得懂VERILOG設(shè)計、會畫原理圖，會畫PCB，還有各種各樣不同接口，是這樣嗎？首先看數(shù)字電路，了解什么是...
2018-04-20 標(biāo)簽：fpga 3.3k 0
使用FPGA器件實現(xiàn)電力載波發(fā)生器單元的總體設(shè)計
電力線載波（PLC）通信作為電力系統(tǒng)特有的通信方式，廣泛用于電力系統(tǒng)的調(diào)度通信、生產(chǎn)指揮、行政業(yè)務(wù)通信以及其他各種信息的傳輸。隨著數(shù)字通信技術(shù)的發(fā)展，采...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機(jī)器人發(fā)燒友
