完善資料讓更多小伙伴認識你，還能領(lǐng)取20積分哦，立即完善>
標簽 > verilog
Verilog HDL是一種硬件描述語言（HDL:Hardware Description Language），以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
文章：716個 瀏覽：114755次 帖子：949個
開關(guān)級建模是比門級建模更為低級抽象層次上的設(shè)計。在極少數(shù)情況下，設(shè)計者可能會選擇使用晶體管作為設(shè)計的底層模塊。隨著電路設(shè)計復(fù)雜度及相關(guān)先進工具的出現(xiàn)，以...
SystemVerilog中枚舉類型雖然屬于一種“強類型”，但是枚舉類型還是提供了一些“不正經(jīng)”的用法可以實現(xiàn)一些很常見的功能，本文將示例一些在枚舉類型...
FPGA（現(xiàn)場可編程門陣列）的編程涉及到三種主要的硬件描述語言（HDL）：VHDL（VHSIC Hardware Description Languag...
模塊（ module）是 Verilog 的基本描述單位， 是用于描述某個設(shè)計的功能或結(jié)構(gòu)及與其他模塊通信的外部端口。 模塊在概念上可等同一個器件...
Verilog設(shè)計中函數(shù)和任務(wù)的作用分析
任務(wù)和函數(shù)在Verilog中用于描述常用的功能行為。與其在不同的地方復(fù)制相同的代碼，不如根據(jù)需求使用函數(shù)或任務(wù)，這是一種良好且常見的做法。為了便于代碼維...
2022-03-15 標簽：Verilog 2.7k 0
同步FIFO的意思是說FIFO的讀寫時鐘是同一個時鐘，不同于異步FIFO，異步FIFO的讀寫時鐘是完全異步的。同步FIFO的對外接口包括時鐘，清零，讀請...
class，是面向?qū)ο缶幊蹋╫bject-oriented programming (OOP)）的基礎(chǔ)，而OOP可以讓你創(chuàng)建更高抽象級別的驗證環(huán)境(如UVM)。
使用Verilog/SystemVerilog硬件描述語言練習數(shù)字硬件設(shè)計
在實例化模塊時，使用Verilog時有兩種常用的方式來進行模塊端口的信號連接：按端口順序以及按端口名稱連接端口。
筆者與SDRAM有段不短的孽緣，它作為冤魂日夜不斷糾纏筆者。筆者嘗試過許多方法將其退散，不過屢試屢敗的筆者，最終心情像橘子一樣橙。
關(guān)于HDLBits的Verilog實現(xiàn)
從這一題開始我們將進行過程塊的學習，也就是時序和組合邏輯的一些知識，下面簡單介紹一下這方面知識：
很多時候，Verilog中表達式的位寬都是被隱式確定的，即使你自己設(shè)計了位寬，它也是根據(jù)規(guī)則先確定位寬后，再擴展到你的設(shè)計位寬，這常常會導(dǎo)致結(jié)果產(chǎn)生意想...
SystemVerilog中的package和`include有什么不同？
肯定很多人會問為什么有的地方使用package，有的地方使用`include，二者是不是等價的呢？
Verilog HDL語言不僅定義了語法，而且對每個語法結(jié)構(gòu)都定義了清晰的模擬、仿真語義。因此，用這種語言編寫的模型能夠使用Verilog仿真器進行驗證...
最近在看verilog代碼時發(fā)現(xiàn)如下寫法a[x*2+:4]這樣的寫法，后來花了一點時間了解到，該寫法稱為向量的部分選擇，還語法在verilog-2001...
2023-04-25 標簽：Verilog 2.7k 0
如何使用verilog參數(shù)和generate語句來編寫可重用的verilog代碼？
與大多數(shù)編程語言一樣，我們應(yīng)該嘗試使盡可能多的代碼可重用。這使我們能夠減少未來項目的開發(fā)時間，因為我們可以更輕松地將代碼從一個設(shè)計移植到另一個設(shè)計。
讓ChatGPT偽裝成Linux終端。然后把執(zhí)行指令和你告訴它的話區(qū)別開來，這里用{}代表告訴它的話，而不帶{}統(tǒng)統(tǒng)是Linux指令。
DDS 同 DSP（數(shù)字信號處理）一樣，是一項關(guān)鍵的數(shù)字化技術(shù)。DDS 是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的...
2023-12-22 標簽：合成器正弦波發(fā)生器Verilog 2.7k 0
積分梳狀濾波器（CIC，Cascaded Integrator Comb），一般用于數(shù)字下變頻（DDC）和數(shù)字上變頻（DUC）系統(tǒng)。CIC 濾波器結(jié)構(gòu)簡...
User-defined primitives (UDPs) 翻譯過來就是用戶自定義原語，常常用于構(gòu)建組合邏輯模型和時序邏輯模型。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
機器人發(fā)燒友
