深入解析ADVANTECH 288Pin DDR4 2133 VLP RDIMM 4GB內存模塊

在當今的電子設備中，內存模塊的性能和穩(wěn)定性至關重要。ADVANTECH的288Pin DDR4 2133 VLP RDIMM 4GB內存模塊（型號：AQD - D4U4GRV21 - SG）以其出色的性能和豐富的特性，成為眾多電子設備的理想選擇。下面，我們就來詳細了解一下這款內存模塊。

文件下載：AQD-D4U4GRV21-SG.pdf

一、模塊概述

1.1 基本描述

DDR4 VLP Registered DIMMs采用512Mx8bits DDR4 SD RAM的FBGA封裝和4K - bit串行EEPROM，安裝在288引腳的印刷電路板上，屬于雙列直插式內存模塊，可插入288引腳的邊緣連接器插座。其同步設計借助系統(tǒng)時鐘實現(xiàn)精確的周期控制，數(shù)據(jù)I/O事務可在DQS的兩個邊緣進行。該模塊具有廣泛的工作頻率和可編程延遲，適用于各種高帶寬和高性能的內存系統(tǒng)應用。

1.2 主要特性

環(huán)保合規(guī)：符合RoHS標準，環(huán)?？煽俊?/li>
電源要求：遵循JEDEC標準，采用1.2V ± 0.06V的電源供電，VDDQ同樣為1.2V ± 0.06V。
時鐘頻率：時鐘頻率為1067MHZ，數(shù)據(jù)傳輸速率可達2133Mb/s/Pin。
可編程特性：支持多種可編程功能，如可編程CAS延遲（10,11,12,13,14,15,16）、可編程附加延遲（Posted /CAS：0,CL - 2或CL - 1時鐘）、可編程/CAS寫延遲（CWL = 11, 14（DDR4 - 2133））等。
數(shù)據(jù)傳輸：具備8位預取功能，突發(fā)長度為4或8，采用雙向差分數(shù)據(jù)選通。
其他特性：擁有片內終端（ODT）引腳、串行存在檢測（EEPROM）、DIMM上熱傳感器、異步復位等功能。

二、引腳信息

2.1 引腳標識

該模塊的引腳眾多，每個引腳都有特定的功能。例如，A0 - A14為寄存器地址輸入，BA0、BA1為寄存器組選擇輸入，RAS_n為寄存器行地址選通輸入等。詳細的引腳功能可參考如下表格：	Symbol	Function
A0~A14	Register address input
BA0, BA1	Register bank select input
BG0, BG1	Register bank group select input
RAS_n	Register row address strobe input
CAS_n	Register column address strobe input
WE_n	Register write enable input
CS0_n, CS1_n, CS2_n, CS3_n	DIMM Rank Select Lines input
CKE0, CKE1	Register clock enable lines input
ODT0, ODT1	Register on-die termination control lines input
ACT_n	Register input for activate input
DQ0~Q63	DIMM memory data bus
CB0~B7	DIMM ECC check bits
TDQS9_t~TDQS17_t TDQS9_c~TDQS17_c	Dummy loads for mixed populations of x4 based and x8 based RDIMMs.
DQS0_t~DQS17_t	Data Buffer data strobes (positive line of differential pair)
DQS0_c~DQS17_c	Data Buffer data strobes (negative line of differential pair)
CK0_t, CK1_t	Register clock input (positive line of differential pair)
CK0_c, CK1_c	Register clocks input (negative line of differential pair)
SCL	I2C serial bus clock for SPD/TS and register
SDA	I2C serial bus data line for SPD/TS and register
SA0~SA2	I2C slave address select for SPD/TS and register
PAR	Register parity input
VDD	SDRAM core power supply
VREFCA	SDRAM command/address reference supply
VSS	Power supply return (ground)
VDDSPD	Serial SPD/TS positive power supply
ALERT_n	Register ALERT_n output
VPP	SDRAM activating power supply
RESET_n	Set Register and SDRAMs to a Known State
EVENT_n	SPD signals a thermal event has occurred.
VTT	SDRAM I/O termination supply
RFU	Reserved for future use
NC	No Connection

2.2 引腳分配

引腳分配表詳細列出了每個引腳的編號和名稱，如引腳01為12V 3,NC，引腳02為VSS等。需要注意的是，不同類型的DIMM（如UDIMMs、RDIMMs、LRDIMMs、NVDIMMs、Hybrid /NVDIMM）對部分引腳的定義有所不同。例如，引腳230在UDIMMs、RDIMMs和LRDIMMs中定義為NC，在NVDIMMs中定義為SAVE_n；引腳1和145在UDIMMs、RDIMMs和LRDIMMs中定義為NC，在Hybrid /NVDIMM中定義為12V。

三、電氣特性

3.1 工作溫度條件

該模塊的工作溫度范圍為0 - 85°C，這里的工作溫度指的是DRAM 中心/頂部的表面溫度，測量條件可參考JESD51 - 2標準。在這個溫度范圍內，所有DRAM規(guī)格都能得到支持。

3.2 絕對最大直流額定值

電壓范圍：VDD相對于Vss的電壓范圍為 - 0.3 ~ 1.5V，VDDQ相對于Vss的電壓范圍同樣為 - 0.3 ~ 1.5V，VPP相對于Vss的電壓范圍為 - 0.3 ~ 3.0V，任何引腳相對于Vss的電壓范圍為 - 0.3 ~ 1.5V。
存儲溫度：存儲溫度范圍為 - 55 ~ +100°C，存儲溫度也是DRAM中心/頂部的表面溫度，測量條件參考JESD51 - 2標準。需要注意的是，VPP必須始終等于或大于VDD/VDDQ。

3.3 交流和直流工作條件

推薦直流工作條件：VDD的范圍為1.14 - 1.26V，典型值為1.2V；VDDQ的范圍為1.14 - 1.26V，典型值為1.2V；VPP的范圍為2.375 - 2.75V，典型值為2.5V。同時，VDDQ必須小于或等于VDD，VDDQ與VDD同步變化，直流帶寬限制為20MHz。
單端交流和直流輸入電平：對于命令和地址，I/O參考電壓（CMD/ADD）VREFCA(DC)范圍為0.49 VDDQ - 0.51 VDDQ，直流輸入邏輯高VIH(DC)范圍為VREF + 0.075 - VDD，直流輸入邏輯低VIL(DC)范圍為VSS - VREF - 0.075等。
差分交流和直流輸入電平：如差分輸入高直流VIHdiff(DC)最小為 + 0.150V，差分輸入低直流VILdiff(DC)最大為 - 0.150V等。
單端交流和直流輸出電平：直流輸出高測量電平VOH(DC)為1.1 VDDQ，直流輸出中測量電平VOM(DC)為0.8 VDDQ等。
差分交流和直流輸出電平：交流差分輸出高測量電平VOHdiff(AC)為 + 0.3 VDDQ，交流差分輸出低測量電平VOLdiff(AC)為 - 0.3 VDDQ。

四、電流參數(shù)

不同工作模式下，該模塊的電流參數(shù)不同。例如，在一個銀行激活 - 預充電工作模式下（IDD0），電流為810mA；在一個銀行激活 - 讀取 - 預充電工作模式下（IDD1），電流為855mA等。具體的電流參數(shù)如下表所示：		Parameter	Symbol	DDR4 2133 CL15
Operating One bank Active-Precharge current; tCK = tCK(IDD), tRC = tRC(IDD), tRAS = tRASmin(IDD); CKE is HIGH, /CS is HIGH between valid commands;Address bus inputs are SWITCHING; Data bus inputs are SWITCHING		IDD0	810	mA
IDD4W	Operating One bank Active-read-Precharge current; IOUT = 0mA; BL = 8, CL = CL(IDD), AL = 0; tCK = tCK(IDD), tRC = tRC (IDD), tRAS = tRASmin(IDD), tRCD = tRCD(IDD); CKE is HIGH, /CS is HIGH between valid commands; Address bus inputs are SWITCHING; Data pattern is same as	IDD1	855	mA
	Precharge power-down current ; All banks idle; tCK = tCK(IDD); CKE is LOW; Other control and address bus inputs are STABLE; Data bus inputs are FLOATING	IDD2P	540	mA
	Precharge quiet standby current; All banks idle; tCK = tCK(IDD); CKE is HIGH, /CS is HIGH; Other control and address bus inputs are STABLE; Data bus inputs are FLOATING	IDD2Q	702	mA
	Precharge standby current; All banks idle; tCK = tCK(IDD); CKE is HIGH, /CS is HIGH; Other control and address bus inputs are SWITCHING; Data bus inputs are SWITCHING	IDD2N	828	mA
	Active power - down current; All banks open; tCK = tCK(IDD); CKE is LOW;			mA
FLOATING	Other control and address bus inputs are STABLE; Data bus inputs are	IDD3P	792
	Active standby current; All banks open; tCK = tCK(IDD), tRAS = tRASmax(IDD), tRP = tRP(IDD); CKE is HIGH, /CS is HIGH between valid commands; Other control and address bus inputs are SWITCHING; Data bus inputs are SWITCHING	IDD3N	1134	mA
IDD4W	Operating burst read current; All banks open, Continuous burst reads, IOUT = 0mA; BL = 4, CL = CL(IDD), AL = 0; tCK = tCK(IDD), tRAS = tRASmax(IDD), tRP = tRP(IDD); CKE is HIGH, /CS is HIGH between valid commands; Address bus inputs are SWITCHING; Data pattern is same as	IDD4R	1620	mA
	Operating burst write current; All banks open, Continuous burst writes; BL = 8, CL = CL(IDD), AL = 0; tCK = tCK(IDD), tRAS = tRASmax(IDD), tRP = tRP(IDD); CKE is HIGH, /CS is HIGH between valid commands; Address bus inputs are SWITCHING; Data bus inputs are SWITCHING IDD4R	IDD4W	1710	mA
	Burst refresh current; tCK = tCK(IDD); Refresh command at every tRFC(IDD) interval; CKE is HIGH, /CS is HIGH between valid commands; Other control and address bus inputs are SWITCHING; Data bus inputs are SWITCHING	IDD5	1980	mA
	Self refresh current; CK and /CK at 0V; CKE ≒ 0.2V; Other control and address bus inputs are FLOATING; Data bus inputs are FLOATING	IDD6	360	mA
	Operating bank interleave read current; All bank interleaving reads, IOUT = 0mA; BL = 8, CL = CL(IDD), AL = tRCD(IDD)-1tCK(IDD); tCK = tCK(IDD), Trc = tRC(IDD), tRRD = tRRD(IDD), tRCD = 1tCK(IDD); CKE is HIGH, CS is HIGH between valid commands;Address bus inputs are STABLE during DESELECTs; Data pattern is same as IDD4R;	IDD7	1935	mA

需要注意的是，模塊的IDD是根據(jù)特定品牌DRAM（3Xnm）組件的IDD計算得出的，實際測量值可能會因DQ負載電容而有所不同。

五、時序參數(shù)

該模塊的時序參數(shù)眾多，涵蓋了時鐘周期、信號延遲、命令延遲等多個方面。例如，平均時鐘周期tCK的范圍為0.938 - <1.071ns，CK高電平寬度tCH為0.48 - 0.52tCK等。詳細的時序參數(shù)可參考如下表格：	Speed		DDR4 2133
Parameter	Symbol	Min	Max
Average Clock Period	tCK	0.938	<1.071	ns
CK high-level width	tCH	0.48	0.52	tCK
CK low-level width	tCL	0.48	0.52	tCK
DQS_t,DQS_c to DQ skew, per group, per access	tDQSQ	-	TBD	tCK/2
DQS_t,DQS_c to DQ Skew determin-istic, per group, per access	tDQSQ	-	TBD	tCK/2
DQ output hold time from DQS_t,DQS_c	tQH	TBD	-	tCK/2
DQS_t,DQS_c to DQ Skew total, per group, per access; DBI enabled	tDQSQ	-	TBD	UI
DQ output hold time total from DQS_t, DQS_c; DBI enabled	tQH	TBD	-	UI
DQ to DQ offset , per group, per ac-cess referenced to DQS_t, DQS_c	tDQSQ	TBD	TBD	UI
DQS_t, DQS_c differential READ Pre-amble (2 clock preamble)	tRPRE	0.9	TBD	tCK
DQS_t, DQS_c differential READ Postamble	tRPST	TBD	TBD	tCK
DQS_t, DQS_c differential WRITE Preamble	tWPRE	0.9	-	tCK
DQS_t, DQS_c differential WRITE Postamble	tWPST	TBD	TBD	tCK
DQS_t and DQS_c low-impedance time (Referenced from RL-1)	tLZ(DQS)	-360	180	ps
DQS_t and DQS_c high-impedance time (Referenced from RL+BL/2)	tHZ(DQS)	-	180	ps
DQS_t, DQS_c differential input low pulse width	tDQSL	0.46	0.54	tCK
DQS_t, DQS_c differential input high pulse width	tDQSH	0.46	0.54	tCK
DQS_t, DQS_c rising edge to CK_t, CK_c rising edge (1 clock preamble)	tDQSS	-0.27	0.27	tCK
DQS_t, DQS_c falling edge setup time to CK_t, CK_c rising edge	tDSS	0.18	-	tCK
DQS_t, DQS_c falling edge hold time from CK_t, CK_c rising edge	tDSH	0.18	-	tCK
Delay from start of internal write trans-action to internal read command for different bank group	tWTR_S	Max(2nCK, 2.5ns)	-
Delay from start of internal write trans-action to internal read command for same bank group	tWTR_L	Max(4nCK,7.5ns)	-
WRITE recovery time	tWR	15	-	ns
Mode Register Set command cycle time	tMRD	8	-	nCK
CAS_n to CAS_n command delay for same bank group	tCCD_L	6	-	nCK
CAS_n to CAS_n command delay for different bank group	tCCD_S	4	-	nCK
Auto precharge write recovery + precharge time	tDAL	tWR+tRP/tCK		nCK
ACTIVATE to ACTIVATE Command delay to different bank group for 2KB page size	tRRD_S(2K)	Max(4nCK,5

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。舉報投訴

ddr4內存

ddr4內存

+關注

關注
0

文章
20

瀏覽量
5251

日B视频亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

搜索歷史

深入解析ADVANTECH 288Pin DDR4 2133 VLP RDIMM 4GB內存模塊

深入解析ADVANTECH 288Pin DDR4 2133 VLP RDIMM 4GB內存模塊

一、模塊概述

1.1 基本描述

1.2 主要特性

二、引腳信息

2.1 引腳標識

2.2 引腳分配

三、電氣特性

3.1 工作溫度條件

3.2 絕對最大直流額定值

3.3 交流和直流工作條件

四、電流參數(shù)

五、時序參數(shù)

評論

搜索歷史

深入解析ADVANTECH 288Pin DDR4 2133 VLP RDIMM 4GB內存模塊

深入解析ADVANTECH 288Pin DDR4 2133 VLP RDIMM 4GB內存模塊

一、模塊概述

1.1 基本描述

1.2 主要特性

二、引腳信息

2.1 引腳標識

2.2 引腳分配

三、電氣特性

3.1 工作溫度條件

3.2 絕對最大直流額定值

3.3 交流和直流工作條件

四、電流參數(shù)

五、時序參數(shù)

評論

一、模塊概述

二、引腳信息

三、電氣特性

五、時序參數(shù)