日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Chiplet,正在改變芯片制造

穎脈Imgtec ? 2026-05-15 14:59 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文轉(zhuǎn)自:半導(dǎo)體行業(yè)觀察


Chiplet帶來的改變遠不止架構(gòu),它們還在改變芯片的制造方式。

隨著行業(yè)從平面SoC向多芯片系統(tǒng)轉(zhuǎn)型,工程挑戰(zhàn)不再局限于單個芯片的邊緣。性能、可靠性和良率如今取決于多個芯片在先進封裝內(nèi)的協(xié)同工作方式、如何利用互連技術(shù)的組合進行數(shù)據(jù)優(yōu)先級排序和傳輸,以及日益開放的生態(tài)系統(tǒng)所帶來的影響。

Chiplet的出現(xiàn)正迫使人們對整個設(shè)計流程進行根本性的重新思考。當設(shè)計、驗證、封裝、測試和可靠性決策從一開始就相互影響時,線性開發(fā)方法已不再適用。專家一致認為,Chiplet時代的成功取決于結(jié)構(gòu)化的工作流程,這些工作流程能夠盡早將建模、分析、驗證和制造決策聯(lián)系起來——在流片或組裝階段出現(xiàn)代價高昂的問題之前。為什么這些工作流程如此重要?它們必須包含哪些內(nèi)容?人工智能又是如何開始提升這些工作流程的效率的?

“先進封裝、2.5D 和 3D 架構(gòu)的復(fù)雜性不容忽視,企業(yè)的工作方式也正在發(fā)生轉(zhuǎn)變,”西門子 EDA部門負責(zé)熱管理和可靠性的 3D-IC 解決方案架構(gòu)師 Andras Vass-Vernai指出?!皫啄昵?,封裝對于可靠性至關(guān)重要。幾年前的一次會議上,有人吹噓說,大家之所以能用上最新的電子產(chǎn)品和手機,完全是因為小型化,而小型化之所以成為可能,是因為一些機械工程師解決了熱管理問題。但他們當時的做法總是非常孤立。他們從未真正與芯片設(shè)計師和封裝的電氣設(shè)計師合作。他們各自討論各種規(guī)格和設(shè)計目標,然后各自為政。先進封裝改變了這一切,因為你需要盡早了解自己做出的決策是否正確?!?/span>

Chiplet工作流程涉及諸多考量,而不同半導(dǎo)體生態(tài)系統(tǒng)參與者的視角也各不相同?!霸谖覀儌鹘y(tǒng)的單片ASIC設(shè)計視角下,我們將其視為二維結(jié)構(gòu);而Chiplet則不同,因為它是分層的,所以是2.5維甚至三維結(jié)構(gòu)?!盓xpedera軟件工程總監(jiān)Prem Theivendran指出,“大多數(shù)問題都源于互連,這對從事Chiplet設(shè)計的人來說簡直是噩夢。此外,還有機械問題、機電問題、電熱問題以及信號完整性問題。這三者的建模是一個多物理場問題。”

作為一家IP設(shè)計公司,Expedera并不創(chuàng)建模型,但它曾為一些Chiplet客戶研究過這個問題?!拔液芨吲d他們更加重視這些問題。這意味著我們必須正確設(shè)計NPU和接口,因為不再是標準的AXI接口,這就引出了如何降低總線延遲的問題,”Theivendran說道?!霸贑hiplet方面,它完全符合UCIe標準,采用類似SerDes的接口,頻率非常高等等。但不再需要傳統(tǒng)的AXI接口,那么我們該如何接入呢?這就是我們NPU需要改變的地方?!?/span>

在此背景下,實際問題就變成了設(shè)計團隊應(yīng)該如何調(diào)整設(shè)計方案以適應(yīng)這些新的限制。對許多團隊而言,這意味著用專為跨芯片設(shè)計、封裝和測試而構(gòu)建的工作流程來取代零散的交接環(huán)節(jié)。

“在傳統(tǒng)的單芯片設(shè)計中,如果出現(xiàn)局部缺陷,你只會報廢一個芯片,” Silvaco旗下公司Mixel的AMS高級經(jīng)理Long Thanh (Kevin) Bui表示。“但在Chiplet架構(gòu)中,一個互連故障或一個I/OChiplet缺陷就可能毀掉一個極其昂貴的完整封裝。因此,工程團隊需要統(tǒng)一的工作流程,因為封裝本身就是一個系統(tǒng)。他們必須協(xié)調(diào)復(fù)雜的多芯片交互,并在實際流片之前盡可能減少故障?!?/span>

在芯片設(shè)計中,結(jié)構(gòu)化工作流程至關(guān)重要,原因有以下幾點?!笆紫?,復(fù)雜性呈爆炸式增長,”Bui說道?!岸嘈酒到y(tǒng)會增加故障點,從互連和熱耦合到翹曲,不一而足。手動或脫節(jié)的流程會導(dǎo)致交互缺失、返工和缺陷。其次,跨領(lǐng)域協(xié)調(diào)至關(guān)重要,涉及架構(gòu)、封裝、測試、可靠性以及多供應(yīng)商供應(yīng)鏈。第三,可擴展性和可重復(fù)性至關(guān)重要。芯片設(shè)計旨在實現(xiàn)跨產(chǎn)品復(fù)用,因此工作流程能夠?qū)崿F(xiàn)模塊化、標準化的流程,而非一次性工作。第四,降低風(fēng)險。早期預(yù)測建模和設(shè)計內(nèi)分析可以在流片前發(fā)現(xiàn)問題。分層測試和知識定義設(shè)計(KGD)有助于確保只組裝已知良好的組件。第五,提高效率至關(guān)重要,因為建模、分析和驗證步驟之間的自動化轉(zhuǎn)換可以減少錯誤、加快迭代速度并促進協(xié)作?!?/span>

換句話說,關(guān)注點已從芯片內(nèi)部設(shè)計轉(zhuǎn)移到跨芯片行為。“關(guān)注的邊界已從芯片內(nèi)部轉(zhuǎn)移到芯片之間的接口。像UCie這樣的新標準推動工作流程從專有、封閉的系統(tǒng)擴展到開放的生態(tài)系統(tǒng),在這個生態(tài)系統(tǒng)中,來自不同供應(yīng)商的芯片必須可靠地協(xié)同工作。先進的封裝技術(shù)——包括2.5D/3D封裝、中介層和混合鍵合——也引入了新的物理現(xiàn)象,例如應(yīng)力、熱梯度以及凸點間距和材料等變量,”他說道。


在芯片設(shè)計中,工作流程意味著什么?

在半導(dǎo)體工程中,工作流程是指從概念到芯片,再到整個產(chǎn)品生命周期中,可重復(fù)的、端到端的工程步驟、工具、數(shù)據(jù)和決策門序列,旨在確保可靠性。

同時,Chiplet工作流程是一個并行協(xié)同設(shè)計的循環(huán),它持續(xù)驗證多個獨立芯片封裝成單個高性能系統(tǒng)時的功能、電氣和物理完整性?!皩τ贑hiplet而言,穩(wěn)健的工作流程至關(guān)重要,”Bui說道。“與傳統(tǒng)的單芯片SoC不同,后者可靠性主要局限于單個芯片,而Chiplet系統(tǒng)引入了全新的復(fù)雜性:多個芯片、高密度互連、先進封裝以及系統(tǒng)級行為??煽啃圆辉賰H僅是芯片級的問題,它已成為一個真正的系統(tǒng)級挑戰(zhàn),涉及多個領(lǐng)域和學(xué)科?!?/span>

其他專家也認同這一觀點?!爱斘覀冋劦叫酒煽啃詴r,我們主要關(guān)注四個核心領(lǐng)域——散熱、機械、電源完整性和信號完整性,” Synopsys首席產(chǎn)品經(jīng)理Lang Lin表示。“在芯片設(shè)計能夠自信地流片之前,這四個方面都需要進行評估。實際上,這意味著要使用一個整體的EDA工作流程,將這四個方面結(jié)合起來進行分析。工程師們依靠多物理場求解器來研究散熱、機械、電源和信號影響之間的相互作用,因為這些問題都不能再被視為孤立的問題了?,F(xiàn)代流程兼具多物理場和多尺度特性,使團隊能夠評估系統(tǒng)中不同的物理效應(yīng),并識別出最壞的情況。例如,一個芯片可能因為散熱不足導(dǎo)致溫度過高而失效,而另一個芯片則可能因為距離電源過遠而出現(xiàn)電源完整性問題?!?/span>

這是一個復(fù)雜的多物理場問題。“我們通常從一個初始狀態(tài)開始。芯片處于室溫,電源電壓為標稱值,信號以預(yù)期的數(shù)據(jù)速率運行,封裝沒有明顯的應(yīng)力或翹曲,”林解釋說?!暗坏┬酒_始工作,所有這些條件都會同時發(fā)生變化。隨著溫度升高,漏電功率增加,從而導(dǎo)致總功耗上升。更高的溫度還會降低芯片的運行速度,因為延遲會增加。同時,加熱還會導(dǎo)致一些機械問題,例如熱膨脹系數(shù)不匹配和芯片翹曲。這些影響都不是獨立發(fā)生的,它們同時相互作用,這就是為什么解決芯片可靠性問題會成為一個復(fù)雜的工程難題?!?/span>

對于芯片架構(gòu)師來說,這一切都需要大量的協(xié)作,因為它涉及多個環(huán)節(jié)?!坝薪涌谌藛T,有標準制定者,有我們負責(zé)的IP設(shè)計,還有系統(tǒng)級測試,”Expedera公司的Theivendran說道?!八裕褂煤线m的組件并確保端到端的正常運行,現(xiàn)在涉及到多個環(huán)節(jié)。此外,還有驗證環(huán)節(jié)。你必須提供一個基于UVM的基礎(chǔ)設(shè)施測試平臺、驅(qū)動程序、監(jiān)視器等等,僅僅是為了模擬我們的環(huán)境,因為現(xiàn)在我們就像芯片內(nèi)部的一個微型芯片。它不僅僅是一個標準的IP,它包含更多東西。它就像一個真正的芯片,有著不同的約束條件?!?/span>

這與傳統(tǒng)的平面SoC工作流程截然不同?!叭绻覀冋跇?gòu)建一個系統(tǒng),那么工作流程將包括架構(gòu)設(shè)計、測試、系統(tǒng)級測試、模塊級測試,然后逐步向上——最終進行網(wǎng)表分析、門級測試和功耗分析,”Theivendran說道。“驗證工作量大大增加,但我們無法進行系統(tǒng)級測試。我們只能進行模塊級和IP級測試。因此,它看起來像是傳統(tǒng)的工作流程,但實際上多了更多步驟和需要考慮的細節(jié)。”


Chiplet工作流程必須包含哪些內(nèi)容?

根據(jù) Mixel 公司的 Bui 的說法,由于堆疊芯片在物理和電氣方面相互依賴性很強,因此一個穩(wěn)健的Chiplet工作流程必須涵蓋幾個不同的任務(wù)。Chiplet工作流程的核心組件包括:

多物理場簽核。由于芯片間距很小,工作流程必須同時分析熱應(yīng)力、機械應(yīng)力和電應(yīng)力。邏輯芯片上的熱熱點會導(dǎo)致機械翹曲,從而降低相鄰芯片上敏感的模擬/混合信號電路的性能。

電源和信號完整性 (PI/SI)。芯片間高速傳輸?shù)臄?shù)據(jù)不能出現(xiàn)質(zhì)量下降,這就需要模擬芯片間微小連接的電磁行為。

互連可靠性。工作流程必須考慮連接芯片的凸塊和中介層,包括電遷移和應(yīng)力引起的空洞。

已知良好芯片和已知良好堆疊(KGD/KGS)。嚴格的測試方法應(yīng)采用內(nèi)置自測試和通道修復(fù)邏輯,在組裝前后繞過損壞的互連。

a4e2debc-502b-11f1-ab55-92fbcf53809c.png

多物理場協(xié)同設(shè)計是不可或缺的。“Chiplet設(shè)計本質(zhì)上就是多物理場問題,”是德科技EDA總經(jīng)理Nilesh Kamdar表示,“垂直堆疊的芯片之間會產(chǎn)生熱量上升。跌落或振動造成的機械應(yīng)力會影響焊點連接和電氣性能。在數(shù)據(jù)中心應(yīng)用中,共封裝光學(xué)器件會將光學(xué)物理引入到已經(jīng)需要處理電氣和熱交互的堆疊結(jié)構(gòu)中。這些因素都無法孤立地建模。出于電氣性能考慮而選擇的材料可能會使散熱管理更加復(fù)雜。優(yōu)化散熱性能可能會影響機械穩(wěn)定性。必須對整個系統(tǒng)進行分析。想想智能手機在嘗試連接微弱信號時過熱會發(fā)生什么。過多的熱量會加速電池電量的消耗,迫使無線電模塊更加努力地工作,從而產(chǎn)生更多熱量。在Chiplet堆疊中,這種反饋回路會同時發(fā)生在多個芯片、材料和物理域中?!?/span>

驗證工作更增加了挑戰(zhàn)?!皞鹘y(tǒng)的模塊級驗證方法是為單芯片系統(tǒng)設(shè)計的,無法考慮跨多個芯片、工藝節(jié)點和封裝層的交互作用,”Kamdar 指出?!坝行У尿炞C需要從一開始就從系統(tǒng)層面進行考量,在確認整個芯片堆疊組裝完成后性能是否仍然有效之前,先對每個芯片進行單獨測試。例如,熱效應(yīng)和串擾在組件層面是不可見的,只有在對整個系統(tǒng)進行建模時才會顯現(xiàn)出來。硬件輔助環(huán)境可以發(fā)現(xiàn)靜態(tài)分析遺漏的時序和互操作性問題,但這只有在仿真能夠與設(shè)計保持同步的情況下才能實現(xiàn)。”

仿真還有其他需要考慮的因素。“如果你只是想構(gòu)建一個仿真模型,那就會比較復(fù)雜,”西門子EDA的Vass-Vernai說道。 “你需要對工具、網(wǎng)格劃分技術(shù)、物理學(xué)等方面有深入的了解,這有時需要多年的經(jīng)驗積累。我們一直致力于讓這些工具普及化。例如,如果你僅僅從半導(dǎo)體仿真的角度來看這些工具,你會發(fā)現(xiàn),其核心理念是創(chuàng)建一個類似電子表格或輸入框的東西。你輸入標準封裝樣式的所有細節(jié)。然后,工具會構(gòu)建模型、進行網(wǎng)格劃分并進行配置。我們一直在努力降低仿真的門檻。在芯片堆疊方面,這一點尤為重要,因為你需要確保電氣設(shè)計師能夠快速做出決策。問題在于,這種基于電子表格的輸入模板已經(jīng)不再適用,因為封裝不再標準化。這取決于你使用的技術(shù)、你的工程技能、你的想象力以及你構(gòu)建的封裝架構(gòu)類型。我們?nèi)匀恍枰档头抡娴拈T檻,但我們可以用我們熟悉的方式來實現(xiàn)?!?/span>

與此同時,這也推動了封裝數(shù)字孿生技術(shù)的開發(fā)。當架構(gòu)師定義布局、芯片布局、堆疊方式、中介層材料、連接方式和網(wǎng)表時,他們實際上已經(jīng)生成了仿真所需的大部分機械信息。與其構(gòu)建單獨的仿真工具并依賴仿真工程師后續(xù)重建模型,不如將這些電氣定義轉(zhuǎn)化為多物理場模型。雖然仍需進行一些設(shè)置,例如材料屬性、功率分配和邊界條件,但目標是盡可能簡化流程。這樣,電氣封裝設(shè)計人員就可以在工作流程的早期階段,利用其初始設(shè)計生成數(shù)字孿生的熱力學(xué)或熱機械版本。


人工智能如何重塑工作流程?

將人工智能融入Chiplet工作流程也能產(chǎn)生顯著影響?!霸陬A(yù)測建模和分析方面,人工智能可以改進熱力學(xué)和機械仿真、測試中的異常檢測以及良率預(yù)測,”Mixel 的 Bui 表示?!八梢蕴幚砗A康亩辔锢韴鰯?shù)據(jù)集,從而更早、更準確地預(yù)測熱點、翹曲和故障風(fēng)險。在自動布線方面,人工智能可以幫助自動完成Chiplet之間數(shù)千個微凸點的復(fù)雜布線,同時最大限度地減少干擾。在驗證和調(diào)試方面,人工智能可以加速回歸測試、根本原因分析和分層測試。它還可以對互連行為進行建模,并幫助生成 KGD 和芯片間鏈路的測試模式?!?/span>

人工智能的發(fā)展日新月異,就連術(shù)語也在不斷演變?!拔覀儸F(xiàn)在不太喜歡用‘腳本’這個詞了,”Vass-Varnai 指出,“我們?nèi)匀辉诰帉懩_本,但現(xiàn)在我們談?wù)摰氖亲詣踊?。說到自動化,谷歌不再是創(chuàng)建腳本,而是在這些工具之上創(chuàng)建人工智能代理,并教會這些代理如何運行不同的工具以及如何創(chuàng)建流程。這就是我們的發(fā)展方向。我們還有另一個計劃,將自動化與生命周期管理(LLM)相結(jié)合,因為實現(xiàn)這一目標的最佳方式是能夠用自然語言提示工具,解釋你想要哪種類型的軟件包,包含哪些組件,并與你的助手協(xié)作,幫助你完成設(shè)計。這顯然是我們前進的方向。我知道我們所有的競爭對手都已經(jīng)在做這件事了。我認為目前還沒有人真正做到,但競爭非常激烈,誰能做得最好,誰就能最終勝出。”

事實上,整個EDA行業(yè)的核心在于工作流程。“要運行EDA,你需要設(shè)計數(shù)據(jù);有了設(shè)計數(shù)據(jù),你就可以運行各種工具,生成更多數(shù)據(jù),再運行更多工具處理這些數(shù)據(jù),然后你還需要更多工具來處理這些數(shù)據(jù),”IC Manage首席執(zhí)行官Dean Drako指出。“這就是你的工作流程?,F(xiàn)在,我們正在利用智能AI增強工作流程,也就是在工作流程中使用智能AI來進行IP生命周期管理。通過AI增強功能,新的特性使得系統(tǒng)組件/IP的重用更加快捷方便,因為它用打包、支持和發(fā)現(xiàn)等工作流程取代了大量手動操作,工程師可以快速找到所需組件/IP,判斷其是否符合要求,并在必要時進行調(diào)整,或者使用我們?yōu)樗麄冮_發(fā)的AI進行驗證?!?/span>

此外,人工智能代理可以基于大量模擬進行快速預(yù)測?!坝行┕疽呀?jīng)完全實現(xiàn)了這一點,”Vass-Varnai補充道?!拔覀儍?nèi)部也有一些工具,正在考慮將其添加到我們的工作流程中。如果你想訓(xùn)練人工智能,你需要結(jié)構(gòu)良好、干凈的數(shù)據(jù),我們也提供數(shù)據(jù)管理服務(wù),可以幫助你實現(xiàn)這一點。但即便你實現(xiàn)了這一點,最好還是能夠使用來自多家公司的多輪設(shè)計數(shù)據(jù)來訓(xùn)練人工智能?!?/span>

Synopsys 產(chǎn)品管理高級總監(jiān) Matt Commens 也認為,人工智能將迅速重塑芯片可靠性工作流程。 “設(shè)計創(chuàng)建、設(shè)置以及運行過程中的許多環(huán)節(jié)都將通過智能代理來實現(xiàn)。每個人都希望工作流程自動化,因此我們參與了一些項目,與特定客戶合作,為特定活動構(gòu)建高度自動化的工作流程。當然,我們也一直在改進自身的工作流程,以實現(xiàn)更多集成,例如多物理場工作流程??蛻粝Mぷ髁鞒棠軌蚋叨绕鹾纤麄兊膽?yīng)用需求。人工智能將很快接管這些工作,我們已經(jīng)看到了這種趨勢。Ansys(現(xiàn)已更名為 Synopsys)早在四五年前就主動啟動了 API 優(yōu)先戰(zhàn)略,當時 ChatGPT 還未問世。我們之所以率先采用 API 優(yōu)先戰(zhàn)略,是為了構(gòu)建工作流程。在我們與客戶合作的一個項目中,為了實現(xiàn)高度自動化,我們構(gòu)建了一個名為 PyAEDT 的 API。它是開源的,托管在 GitHub 上,并且有完整的文檔。它非?;钴S,所有語言模型都知道如何使用它進行編碼,因為它們都是基于 PyAEDT 進行訓(xùn)練的?!?/span>

不過,科門斯并不認為會一夜之間全面轉(zhuǎn)向人工智能驅(qū)動的工作流程?!斑@將是一個漸進的過程,”他說道?!霸O(shè)計界不可能在一夜之間放棄現(xiàn)有的方法。團隊目前都在使用既定的工具、流程和習(xí)慣,而且還受到業(yè)務(wù)方面的限制。隨著工作流程變得更加自動化和復(fù)雜,人工智能的使用將需要更多的計算資源和能源。整個行業(yè)需要解決數(shù)據(jù)中心容量和電力是否足以滿足這種需求的問題。因此,盡管目前存在一些實際的限制,但發(fā)展方向是明確的?!?/span>

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片設(shè)計
    +關(guān)注

    關(guān)注

    15

    文章

    1180

    瀏覽量

    56802
  • 芯片制造
    +關(guān)注

    關(guān)注

    11

    文章

    738

    瀏覽量

    30547
  • chiplet
    +關(guān)注

    關(guān)注

    6

    文章

    500

    瀏覽量

    13667
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    算力爆發(fā)時代IP設(shè)計面臨哪些新挑戰(zhàn)

    生成式 AI、Chiplet、多Die 架構(gòu)、具身智能……新一輪計算浪潮正在深刻改變芯片設(shè)計方式,也對底層 IP 技術(shù)提出了前所未有的挑戰(zhàn)。
    的頭像 發(fā)表于 04-23 13:56 ?250次閱讀

    芯片短缺 2.0”時代,正在到來

    全球汽車行業(yè)曾以為芯片短缺最糟糕的時期已經(jīng)過去。疫情擾亂了供應(yīng)鏈,導(dǎo)致生產(chǎn)線停工,許多人認為半導(dǎo)體危機終將隨著時間的推移而緩解。然而,一個被稱為“芯片短缺2.0”的新階段正在到來,而且與以往截然不同
    的頭像 發(fā)表于 04-20 13:06 ?288次閱讀
    “<b class='flag-5'>芯片</b>短缺 2.0”時代,<b class='flag-5'>正在</b>到來

    Chiplet,如何助力HPC?

    縱橫小芯片架構(gòu)代表了芯片設(shè)計和集成方式的根本性變革。隨著傳統(tǒng)芯片架構(gòu)在功耗、散熱和空間方面逼近物理極限,一種新型架構(gòu)正在興起,有望為高性能計算(HPC)開辟一條新的發(fā)展道路。這種架構(gòu)被
    的頭像 發(fā)表于 02-26 15:15 ?925次閱讀
    <b class='flag-5'>Chiplet</b>,如何助力HPC?

    擁抱Chiplet,大芯片的必經(jīng)之路

    本文轉(zhuǎn)自:半導(dǎo)體行業(yè)觀察隨著傳統(tǒng)芯片架構(gòu)在功耗、散熱和空間方面逼近物理極限,一種新型架構(gòu)正在興起,有望為高性能計算(HPC)開辟一條新的發(fā)展道路。這種架構(gòu)被稱為Chiplet架構(gòu)
    的頭像 發(fā)表于 02-13 14:35 ?581次閱讀
    擁抱<b class='flag-5'>Chiplet</b>,大<b class='flag-5'>芯片</b>的必經(jīng)之路

    Chiplet異構(gòu)集成的先進互連技術(shù)

    半導(dǎo)體產(chǎn)業(yè)正面臨傳統(tǒng)芯片縮放方法遭遇基本限制的關(guān)鍵時刻。隨著人工智能和高性能計算應(yīng)用對計算能力的需求呈指數(shù)級增長,業(yè)界已轉(zhuǎn)向多Chiplet異構(gòu)集成作為解決方案。本文探討支持這一轉(zhuǎn)變的前沿互連技術(shù),內(nèi)容來自新加坡微電子研究院在2025年HIR年會上發(fā)表的研究成果[1]。
    的頭像 發(fā)表于 02-02 16:00 ?3268次閱讀
    多<b class='flag-5'>Chiplet</b>異構(gòu)集成的先進互連技術(shù)

    躍昉科技受邀出席第四屆HiPi Chiplet論壇

    隨著摩爾定律放緩與AI算力需求的爆發(fā)式增長,傳統(tǒng)芯片設(shè)計模式正面臨研發(fā)成本高昂、能耗巨大、迭代周期長的多重壓力。在此背景下,Chiplet(芯粒)技術(shù)成為推動集成電路產(chǎn)業(yè)持續(xù)演進的關(guān)鍵路徑。2025
    的頭像 發(fā)表于 12-28 16:36 ?929次閱讀
    躍昉科技受邀出席第四屆HiPi <b class='flag-5'>Chiplet</b>論壇

    得一微電子受邀出席第四屆HiPi Chiplet論壇

    12月20日,由高性能芯片互聯(lián)技術(shù)聯(lián)盟(簡稱HiPi聯(lián)盟)主辦的第四屆HiPi Chiplet論壇在北京成功舉辦。本屆論壇以“探索芯前沿,驅(qū)動新智能”為核心主題,聚焦算力升級、先進工藝突破、關(guān)鍵技術(shù)
    的頭像 發(fā)表于 12-25 15:42 ?680次閱讀

    預(yù)測性維護正在徹底改變制造業(yè)

    傳統(tǒng)上的工廠設(shè)備維護要么是被動的,即在故障發(fā)生后進行,要么是基于嚴格時間表的預(yù)防性維護。在現(xiàn)代制造業(yè)中,計劃外停機可能會花費數(shù)百萬美元。根據(jù)德勤的一項研究,工業(yè)制造商每年因計劃外停機損失約500億美元,其中近一半是設(shè)備故障造成的。
    的頭像 發(fā)表于 11-24 10:24 ?921次閱讀
    預(yù)測性維護<b class='flag-5'>正在</b>徹底<b class='flag-5'>改變</b><b class='flag-5'>制造</b>業(yè)

    解構(gòu)Chiplet,區(qū)分炒作與現(xiàn)實

    來源:內(nèi)容來自半導(dǎo)體行業(yè)觀察綜合。目前,半導(dǎo)體行業(yè)對芯片chiplet)——一種旨在與其他芯片組合成單一封裝器件的裸硅片——的討論非常熱烈。各大公司開始規(guī)劃基于芯片的設(shè)計,也稱為多
    的頭像 發(fā)表于 10-23 12:19 ?571次閱讀
    解構(gòu)<b class='flag-5'>Chiplet</b>,區(qū)分炒作與現(xiàn)實

    Chiplet改變芯片

    1965年,英特爾聯(lián)合創(chuàng)始人戈登·摩爾提出了“摩爾定律”。半個多世紀以來,這一定律推動了集成電路(IC)性能的提升和成本的降低,并成為現(xiàn)代數(shù)字技術(shù)的基礎(chǔ)。摩爾定律指出,半導(dǎo)體芯片上的晶體管數(shù)量大約每
    的頭像 發(fā)表于 10-17 08:33 ?3508次閱讀
    <b class='flag-5'>Chiplet</b>,<b class='flag-5'>改變</b>了<b class='flag-5'>芯片</b>

    CMOS 2.0與Chiplet兩種創(chuàng)新技術(shù)的區(qū)別

    摩爾定律正在減速。過去我們靠不斷縮小晶體管尺寸提升芯片性能,但如今物理極限越來越近。在這樣的背景下,兩種創(chuàng)新技術(shù)站上舞臺:CMOS 2.0 和 Chiplet(芯粒)。它們都在解決 “如何讓
    的頭像 發(fā)表于 09-09 15:42 ?1262次閱讀

    手把手教你設(shè)計Chiplet

    SoC功能拆分成更小的異構(gòu)或同構(gòu)芯片(稱為芯片集),并將這些Chiplet集成到單個系統(tǒng)級封裝(SIP)中,其中總硅片尺寸可能超過單個SoC的光罩尺寸。SIP不僅
    的頭像 發(fā)表于 09-04 11:51 ?977次閱讀
    手把手教你設(shè)計<b class='flag-5'>Chiplet</b>

    Arm CEO:公司正在自研芯片

    據(jù)外媒路透社報道,Arm CEO Rene Haas透露,Arm正在投資開發(fā)自有芯片,并計劃將部分利潤投資于制造自己的芯片和其他組件。與之對應(yīng)的是Arm預(yù)測的下一財季經(jīng)營業(yè)績也會因為自
    的頭像 發(fā)表于 07-31 11:49 ?830次閱讀

    Chiplet與3D封裝技術(shù):后摩爾時代的芯片革命與屹立芯創(chuàng)的良率保障

    在摩爾定律逐漸放緩的背景下,Chiplet(小芯片)技術(shù)和3D封裝成為半導(dǎo)體行業(yè)突破性能與集成度瓶頸的關(guān)鍵路徑。然而,隨著芯片集成度的提高,氣泡缺陷成為影響封裝良率的核心挑戰(zhàn)之一。
    的頭像 發(fā)表于 07-29 14:49 ?1528次閱讀
    <b class='flag-5'>Chiplet</b>與3D封裝技術(shù):后摩爾時代的<b class='flag-5'>芯片</b>革命與屹立芯創(chuàng)的良率保障

    傳統(tǒng)的芯片設(shè)計,正在被顛覆

    的能力,并給制造商帶來了巨大的壓力,迫使他們加快步伐。軟件的進步常常受到硬件的限制,而硬件的設(shè)計往往是針對多年前的需求。然而,新一代芯片初創(chuàng)公司正在開創(chuàng)一
    的頭像 發(fā)表于 06-27 12:38 ?1067次閱讀
    傳統(tǒng)的<b class='flag-5'>芯片</b>設(shè)計,<b class='flag-5'>正在</b>被顛覆
    阿拉善右旗| 汉寿县| 香格里拉县| 青海省| 巴林右旗| 海安县| 南澳县| 北票市| 延庆县| 惠水县| 井冈山市| 龙岩市| 新竹县| 沂水县| 牡丹江市| 兴宁市| 略阳县| 临泉县| 贵南县| 铜梁县| 满洲里市| 万安县| 常德市| 夏邑县| 吉水县| 景洪市| 堆龙德庆县| 安陆市| 安徽省| 灌南县| 澜沧| 舟曲县| 凭祥市| 合肥市| 吴旗县| 含山县| 南溪县| 长武县| 博乐市| 原平市| 肥东县|