電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識(shí)以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
6系列FPGA中使用塊RAM的心得(4)
然后調(diào)用sinplify，對其進(jìn)行綜合，結(jié)果很不順利。首先是synplify報(bào)不支持器件，才發(fā)現(xiàn)synplify 9.6.2是2008年的產(chǎn)品，比Spartan6器件還要老。更新到Synplify Pro D-2010.03之后，器件是支持了，但是一綜合...
6系列FPGA中使用塊RAM的心得(3)
接下來就是調(diào)用IPcore，來產(chǎn)生ROM的IP了。流程就不多講了，不清楚的同學(xué)可以看書，也可以簡單瀏覽一下。在建立IPcore的時(shí)候，選擇為Block Memory Generator，就進(jìn)入了塊RAM的調(diào)用。...
2017-02-11 標(biāo)簽：FPGA 5570
ASIC設(shè)計(jì)轉(zhuǎn)FPGA時(shí)需要注意的幾點(diǎn)
FPGA原型驗(yàn)證和其他驗(yàn)證方法是不同的,任何一種其他驗(yàn)證方法都是ASIC驗(yàn)證中的一個(gè)環(huán)節(jié),而FPGA驗(yàn)證卻是一個(gè)過程。...
Verilog的兩個(gè)誤區(qū)
Reg類 型只在過程塊中被賦值;而Net類型則在過 程塊外面被賦值或者驅(qū)動(dòng)....
2017-02-11 標(biāo)簽：Verilog 2551
FPGA開發(fā)基礎(chǔ)知識(shí)問答
首先要將安裝的ModelSim目錄下的ModelSim.ini屬性設(shè)置為存檔類型（去掉只讀）...
2017-02-11 標(biāo)簽：FPGA 1170
FPGA開發(fā)要掌握的六大基礎(chǔ)知識(shí)（3）
Xilinx FPGA開發(fā)軟件為ISE.現(xiàn)在其版本更新比較快，大家現(xiàn)在常用的版本都在ISE12.1了。...
異步復(fù)位，同步釋放的方式，而且復(fù)位信號(hào)低電平有效
顧名思義，同步復(fù)位就是指復(fù)位信號(hào)只有在時(shí)鐘上升沿到來時(shí)，才能有效。否則，無法完成對系統(tǒng)的復(fù)位工作。...
FPGA基礎(chǔ)知識(shí)問答500問連載 （四）
latch是電平觸發(fā)，register是邊沿觸發(fā)，register在同一時(shí)鐘邊沿觸發(fā)下動(dòng)作，符合同步電路的設(shè)計(jì)思想，而latch則屬于異步電路設(shè)計(jì)，往往會(huì)導(dǎo)致時(shí)序分析困難，不適當(dāng)?shù)膽?yīng)用latch則會(huì)大量浪費(fèi)芯片...
FPGA基礎(chǔ)知識(shí)問答500問連載 （三）
cmos的高低電平分別為:Vih>=0.7VDD,Vil<=0.3VDD;Voh>=0.9VDD,Vol<=0.1VDD....
賽靈思.ARM的可編程平臺(tái)對產(chǎn)業(yè)促進(jìn)的意義在哪里？
多核處理器+FPGA的組合并不新奇。業(yè)界關(guān)注Elixent等公司的單核處理器+FPGA結(jié)構(gòu)已近10年，Elixent由惠普實(shí)驗(yàn)室分出，隨后被松下收購。還有些其它例子，Xilinx就一直在提供PowerPC加FPGA結(jié)構(gòu)的集成電...
FPGA基礎(chǔ)知識(shí)問答500問連載 （二）
FPGA芯片有固定的時(shí)鐘路由，這些路由能有減少時(shí)鐘抖動(dòng)和偏差。需要對時(shí)鐘進(jìn)行相位移動(dòng)或變頻的時(shí)候，一般不允許對時(shí)鐘進(jìn)行邏輯操作，這樣不僅會(huì)增加時(shí)鐘的偏差和抖動(dòng)，還會(huì)使時(shí)鐘帶上...
2017-02-11 標(biāo)簽：FPGA 1819
用Verilog語言實(shí)現(xiàn)奇數(shù)倍分頻電路3分頻、5分頻、7分頻 9
分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本設(shè)計(jì)之一，盡管在目前大部分設(shè)計(jì)中，廣泛使用芯片廠家集成的鎖相環(huán)資源，如賽靈思（Xilinx）的DLL.來進(jìn)行時(shí)鐘的分頻，倍頻以及相移。...
在ISE中直接調(diào)用chipscope進(jìn)行在線邏輯分析（4）
然后可以打開下載電纜和開發(fā)板的電源了。接下來在ISE Project Navigator的工程文件夾視圖中點(diǎn)擊“Analyze Design Using ChipScope”，ISE即可自動(dòng)完成翻譯、映射、布局布線、生成可編程下載文件等操作，...
在ISE中直接調(diào)用chipscope進(jìn)行在線邏輯分析（3）
點(diǎn)擊Next之后，進(jìn)入了捕獲參數(shù)的設(shè)計(jì)界面，如圖4所示。“捕獲”的含義自然指的是要被捕捉、觀測的數(shù)據(jù)了。這里的參數(shù)ISE一般情況下已經(jīng)給智能設(shè)置好了，所以不需要更改。...
在ISE中直接調(diào)用chipscope進(jìn)行在線邏輯分析（2）
關(guān)于chipscope中各模塊的說明、調(diào)用等方法在以上的參考資料中都有詳細(xì)說明，在這里就不詳細(xì)敘述了。...
在ISE中直接調(diào)用chipscope進(jìn)行在線邏輯分析（1）
前幾天在一個(gè)設(shè)計(jì)中，因?yàn)橄雽?shí)際的硬件實(shí)現(xiàn)中的一些變量進(jìn)行觀測，而使用傳統(tǒng)邏輯分析儀存在價(jià)格過于昂貴、并且需要大量探頭，一些內(nèi)部變量還不容易觀測到等缺陷，所以想到了使用...
影響FPGA設(shè)計(jì)周期生產(chǎn)力的最大因素是什么？
提高FPGA設(shè)計(jì)生產(chǎn)力的工具、技巧和方法，9影響FPGA設(shè)計(jì)周期生產(chǎn)力的最大因素是什么？...
2017-02-11 標(biāo)簽：FPGAFPGA設(shè)計(jì)時(shí)序 914
FPGA學(xué)習(xí)的四大誤區(qū)
FPGA為什么是可以編程的？恐怕很多菜鳥不知道，他們也不想知道。因?yàn)樗麄冇X得這是無關(guān)緊要的。他們潛意識(shí)的認(rèn)為可編程嘛，肯定就是像寫軟件一樣啦。軟件編程的思想根深蒂固，看到Veri...
正在進(jìn)行軟件無線電FPGA重新設(shè)計(jì)
認(rèn)知無線電(CR)是一種智能的無線電通信系統(tǒng)，它能夠感知周圍的電磁環(huán)境、無線信道特征以及用戶需求，并通過推理和對以往經(jīng)驗(yàn)的學(xué)習(xí)，自適應(yīng)地調(diào)整其內(nèi)部配置，優(yōu)化其系統(tǒng)性能，以適應(yīng)...
靜態(tài)時(shí)序分析基礎(chǔ)與應(yīng)用連載（3）
假設(shè)前級Flip-Flop的訊號(hào)由1變0，計(jì)算第2條Path終點(diǎn)的AT。...
2017-02-11 標(biāo)簽：時(shí)序靜態(tài)時(shí)序 1161
靜態(tài)時(shí)序分析基礎(chǔ)與應(yīng)用連載（2）
除了Clock之外，對于電路其他輸出輸入端點(diǎn)及其周邊的環(huán)境（Boundary Condition）也要加以描述。...
2017-02-11 標(biāo)簽：時(shí)序靜態(tài)時(shí)序 1241
靜態(tài)時(shí)序分析基礎(chǔ)與應(yīng)用連載（1）
在制程進(jìn)入深次微米世代之后，晶片（IC）設(shè)計(jì)的高復(fù)雜度及系統(tǒng)單晶片（SOC）設(shè)計(jì)方式興起。...
2017-02-11 標(biāo)簽：時(shí)序靜態(tài)時(shí)序 2156
Spartan6的時(shí)鐘資源使用總結(jié)
使用XILINX公司的Spartan6芯片，也是最近半年的事情。該芯片由于上市時(shí)間不長，在使用該芯片的時(shí)候各位網(wǎng)友分享的心得也比較少；再加上第一次開發(fā)使用它，開發(fā)過程肯定會(huì)遇到很多很多棘手...
Spartan6開發(fā)中bufpll mapping error
《Spartan6開發(fā)中bufpll mapping error 》 最近在做Spartan6上的視頻輸出，輸出的接口是HDMI接口，要求格式是720P。...
2017-02-11 標(biāo)簽：spartan6 2520
system generator入門筆記
System Generator是Xilinx公司進(jìn)行數(shù)字信號(hào)處理開發(fā)的一種設(shè)計(jì)工具，它通過將Xilinx開發(fā)的一些模塊嵌入到Simulink的庫中，可以在Simulink中進(jìn)行定點(diǎn)仿真，可是設(shè)置定點(diǎn)信號(hào)的類型，這樣就可以比較定...
在FPGA開發(fā)中盡量避免全局復(fù)位的使用？（2）
在Xilinx 的FPGA器件中，全局的復(fù)位/置位信號(hào)（Global Set/Reset (GSR)）（可以通過全局復(fù)位管腳引入）是幾乎絕對可靠的，因?yàn)樗切酒瑑?nèi)部的信號(hào)。...
2017-02-11 標(biāo)簽：FPGA 1285
在FPGA開發(fā)中盡量避免全局復(fù)位的使用？（1）
最近幾天讀了Xilinx網(wǎng)站上一個(gè)很有意思的白皮書（white paper，wp272.pdf），名字叫《Get Smart About Reset:Think Local, Not Global》，在此分享一下心得，包括以前設(shè)計(jì)中很少注意到的一些細(xì)節(jié)。...
在用Spartan6生成的Clock時(shí)在maping遇到的問題
最近在做Spartan6上的視頻輸出，輸出的接口是HDMI接口，要求格式是720P。...
MicroBlaze:malloc 函數(shù)動(dòng)態(tài)分配內(nèi)存溢出
首先說明一點(diǎn)，MicroBlaze C函數(shù)庫支持標(biāo)準(zhǔn)的內(nèi)存管理函數(shù)，如malloc()，calloc(), free()，這些標(biāo)準(zhǔn)的C函數(shù)庫定義在libc.a中。動(dòng)態(tài)內(nèi)存分配從內(nèi)存的程序的堆(heap)中提供。...
2017-02-11 標(biāo)簽：MicroBlaze函數(shù)動(dòng)態(tài)malloc 2438
如何使用腳本對Xilinx FPGA編程
最近在做一個(gè)GUI的項(xiàng)目，想試著用FPGA實(shí)現(xiàn)一個(gè)簡單的GUI。硬件基本模塊和整個(gè)硬件系統(tǒng)已經(jīng)完成設(shè)計(jì)，但是軟件程序上還處在調(diào)試階段，由于程序比較大，F(xiàn)PGA內(nèi)部的BRAM已經(jīng)完全不夠用了，只能...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
