電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識(shí)以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
ASIC設(shè)計(jì)約束與SDC命令介紹
在數(shù)字IC設(shè)計(jì)中，重要的ASIC設(shè)計(jì)約束分為兩類...
2023-07-12 標(biāo)簽：處理器IC設(shè)計(jì)ASIC設(shè)計(jì)DRC同步器 2221
FPGA設(shè)計(jì)中動(dòng)態(tài)時(shí)鐘的使用方法
時(shí)鐘是每個(gè) FPGA 設(shè)計(jì)的核心。如果我們正確地設(shè)計(jì)時(shí)鐘架構(gòu)、沒(méi)有 CDC 問(wèn)題并正確進(jìn)行約束設(shè)計(jì)，就可以減少與工具斗爭(zhēng)的時(shí)間。...
2023-07-12 標(biāo)簽：FPGA設(shè)計(jì)寄存器CDC動(dòng)態(tài)時(shí)鐘Vivado 2006
Vivado設(shè)計(jì)套件助力快速編譯設(shè)計(jì)并達(dá)到性能目標(biāo)
Suhel?Dhanani AMD 自適應(yīng) SoC 與 FPGA 事業(yè)部軟件營(yíng)銷總監(jiān) 在設(shè)計(jì)規(guī)模和復(fù)雜性不斷增長(zhǎng)的世界里，SoC 和 FPGA 設(shè)計(jì)需要以更低功耗提供更高性能的情況將繼續(xù)在行業(yè)中存在。在 AMD，我們深知，保持領(lǐng)...
2023-07-12 標(biāo)簽：FPGAamd賽靈思socXilinx開發(fā)環(huán)境編譯Vivado 2048
去耦電容在電源設(shè)計(jì)中的應(yīng)用
電源往往是我們?cè)陔娐吩O(shè)計(jì)過(guò)程中最容易忽略的環(huán)節(jié)。其實(shí)，作為一款優(yōu)秀的設(shè)計(jì)，電源設(shè)計(jì)應(yīng)當(dāng)是很重要的，它很大程度影響了整個(gè)系統(tǒng)的性能和成本。...
2023-07-11 標(biāo)簽：dspFPGA電源設(shè)計(jì)去耦電容瓷片電容 696
聊聊ASIC設(shè)計(jì)約束與SDC命令
根據(jù)ASIC邏輯設(shè)計(jì)，優(yōu)化的約束是速度和面積。在物理設(shè)計(jì)中，我們需要對(duì)面積、速度和功率進(jìn)行優(yōu)化設(shè)計(jì)。根據(jù)所需的技術(shù)節(jié)點(diǎn)和策略進(jìn)行更好的功耗規(guī)劃，總是有助于獲得芯片的布局。...
2023-07-11 標(biāo)簽：處理器ASIC設(shè)計(jì)DRCALUSDC 1290
FPGA以太網(wǎng)-UDP協(xié)議
UDP協(xié)議是一種不可靠的協(xié)議，也就是說(shuō)在傳輸?shù)倪^(guò)程中如果出錯(cuò)了，并不會(huì)去重新傳輸這個(gè)協(xié)議包，這個(gè)和TCP是不一樣的。...
2023-07-10 標(biāo)簽：FPGA以太網(wǎng)UDP協(xié)議狀態(tài)機(jī)TCP通信 2490
什么是硬PLC？硬PLC的特點(diǎn)
什么是硬ＰＬＣ呢？所謂硬ＰＬＣ從嚴(yán)格意義上來(lái)說(shuō)是由硬件或者一塊專用的ＡＳＩＣ芯片來(lái)實(shí)現(xiàn)ＰＬＣ指令的持行．而軟ＰＬＣ是用一些通用的ＣＰＵ或者ＭＣＵ來(lái)實(shí)現(xiàn)ＰＬＣ指令的解釋或者...
2023年第一屆證券基金行業(yè)先進(jìn)計(jì)算峰會(huì)在滬成功召開
2023年7月7日，在中國(guó)計(jì)算機(jī)學(xué)會(huì)集成電路設(shè)計(jì)專委會(huì)、中國(guó)通信學(xué)會(huì)金融科技發(fā)展促進(jìn)中心、中國(guó)電子工業(yè)標(biāo)準(zhǔn)化技術(shù)協(xié)會(huì)新一代計(jì)算標(biāo)準(zhǔn)工作委員會(huì)和證券基金信息技術(shù)創(chuàng)新聯(lián)盟WG1工作組的指...
2023-07-08 標(biāo)簽：FPGADPU龍芯中科算力中科馭數(shù)先進(jìn)計(jì)算DPUFPGA中科馭數(shù)先進(jìn)計(jì)算算力龍芯中科 1823
NI 系統(tǒng)解決方案可以擴(kuò)展以滿足客戶的需求
利用NI PXI 控制器與機(jī)箱、多通道高速量化儀和可重新配置的I/O FPGA 實(shí)時(shí)控制器，以及NI LabVIEW 軟件，設(shè)計(jì)一個(gè)具有嚴(yán)格定時(shí)與同步的可擴(kuò)展的采集系統(tǒng)，以執(zhí)行面向?qū)崟r(shí)超聲圖像處理的相控陣列...
2023-08-14 標(biāo)簽：FPGA控制器數(shù)據(jù)采集軟件NI 1499
FPGA的可重構(gòu)測(cè)控系統(tǒng)應(yīng)用設(shè)計(jì)的研究
本文根據(jù)測(cè)控系統(tǒng)的通用結(jié)構(gòu)模型和FPGA的可重構(gòu)功能特點(diǎn)，提出了一種基于FPGA器件，針對(duì)嵌入式應(yīng)用有效縮短開發(fā)周期和設(shè)計(jì)與應(yīng)用成本，滿足并行性、多任務(wù)、開放化和集成化要求的RMS的平...
2023-08-25 標(biāo)簽：FPGA接口虛擬儀器測(cè)控系統(tǒng)軟硬件 1572
基于MCU-FPGA的風(fēng)光逆變并網(wǎng)系統(tǒng)設(shè)計(jì)
為了緩解能源問(wèn)題，在完全兼容現(xiàn)有供電系統(tǒng)的基礎(chǔ)上，該系統(tǒng)采用風(fēng)能和太陽(yáng)能對(duì)電能進(jìn)行補(bǔ)給的方法，并且附帶快速檢測(cè)孤島效應(yīng)，快速并網(wǎng)和斷網(wǎng)的功能。系統(tǒng)的功率電路部分采用全橋拓...
2023-09-04 標(biāo)簽：FPGAmcu變換器電感并網(wǎng)系統(tǒng) 1401
如何利用萊迪思宏設(shè)計(jì)流程縮短FPGA設(shè)計(jì)周期
隨著FPGA密度和復(fù)雜性的提高，設(shè)計(jì)團(tuán)隊(duì)會(huì)將之前由其他類型的半導(dǎo)體（如ASIC和MCU）處理的設(shè)計(jì)遷移到這些更復(fù)雜的FPGA上。...
2023-07-06 標(biāo)簽：濾波器FPGA設(shè)計(jì)寄存器RTLASIC技術(shù) 897
科創(chuàng)板要再迎一家MEMS傳感器廠商？
近日，蘇州明皜傳感科技股份有限公司（以下簡(jiǎn)稱“明皜傳感”），于上交所遞交了首次公開發(fā)行股票并在科創(chuàng)板上市的招股說(shuō)明書。...
2023-07-06 標(biāo)簽：MEMS傳感器加速度計(jì)MEMS加速度計(jì)ASIC芯片 1046
CPLD與FPGA的區(qū)別是什么？有什么用途？
你知道CPLD嗎？它是“復(fù)雜可編程邏輯器件”的縮寫，它是一種數(shù)字IC，允許用戶根據(jù)需要多次重寫和擦除程序。隨著CPLD等可編程器件的出現(xiàn)，產(chǎn)品開發(fā)變得更快、成本更低。在本文中，將介紹...
詳解時(shí)序路徑的相關(guān)概念
reg2reg路徑約束的對(duì)象是源寄存器（時(shí)序路徑的起點(diǎn)）和目的寄存器（時(shí)序路徑的終點(diǎn)）都在FPGA內(nèi)部的路徑。...
《基于“礦板”低成本學(xué)習(xí)Zynq系列》之三-vitis安裝
Xilinx提供了一整套開發(fā)環(huán)境用于其FPGA和SOC的開發(fā)，主要包括硬件部分和軟件部分的開發(fā)工具，之前硬件部分是vivado軟件部分是sdk，現(xiàn)在統(tǒng)一為叫做vitis。這一篇即step by step保姆級(jí)別介紹如何安裝...
國(guó)微思爾芯多FPGA聯(lián)合深度調(diào)試新思路
引言Preface隨著芯片設(shè)計(jì)規(guī)模的增加，傳統(tǒng)基于單顆FPGA的設(shè)計(jì)調(diào)試方法已經(jīng)不能滿足對(duì)大型設(shè)計(jì)的調(diào)試需求，因此多FPGA聯(lián)合調(diào)試技術(shù)應(yīng)運(yùn)而生。本次國(guó)微思爾芯白皮書《先進(jìn)多FPGA聯(lián)合深度調(diào)試...
白皮書 I 基于組網(wǎng)分割的超大規(guī)模設(shè)計(jì) FPGA原型驗(yàn)證解決方案
引言Preface如何快速便捷的完成巨型原型驗(yàn)證系統(tǒng)的組網(wǎng)，并監(jiān)測(cè)系統(tǒng)的連通性及穩(wěn)定性？如何將用戶設(shè)計(jì)快速布局映射到參與組網(wǎng)的原型驗(yàn)證系統(tǒng)的每一塊FPGA？隨著用戶設(shè)計(jì)規(guī)模的日益增大，...
2022-06-16 標(biāo)簽：FPGA 1505
【技術(shù)提升】如何搞定FPGA設(shè)計(jì)？（文末送元器件本）
異構(gòu)計(jì)算FPGA處理密集計(jì)算優(yōu)勢(shì)搶眼面對(duì)機(jī)器學(xué)習(xí)和云服務(wù)對(duì)于算力需求持續(xù)增長(zhǎng)，異構(gòu)計(jì)算逐漸成為高性能計(jì)算的主流解決方案。FPGA也逐漸走到臺(tái)前，出現(xiàn)在各個(gè)數(shù)據(jù)中心。密集型計(jì)算矩陣運(yùn)...
2022-06-13 標(biāo)簽：FPGA 1125
虹科干貨 | 如何測(cè)試與驗(yàn)證復(fù)雜的FPGA設(shè)計(jì)（1）——面向?qū)嶓w或塊的仿真
IP核的開發(fā)過(guò)程中，面臨著許多關(guān)鍵技術(shù)，比如IP核的規(guī)格定義、基于接口的設(shè)計(jì)、IP核測(cè)試存取結(jié)構(gòu)標(biāo)準(zhǔn)、IP核的驗(yàn)證與打包等。對(duì)于IP核的驗(yàn)證，主要是建立參照模型和測(cè)試平臺(tái)，然后進(jìn)行回...
基于FPGA的OLED動(dòng)態(tài)顯示(溫濕度實(shí)時(shí)數(shù)據(jù))
從視頻中，可以看到，當(dāng)手指捏住傳感器后，OLED屏上的溫濕度數(shù)據(jù)發(fā)生變化。...
2023-06-19 標(biāo)簽：傳感器dspFPGAOLED動(dòng)態(tài)顯示 5444
小眼睛FPGA紫光1K、2K卡板概述
小眼睛FPGA紫光1K、2K卡板概述 MES1KG/MES2KG開發(fā)板以紫光Compact系列PGCIKG -LPG100 / PGCZKG-LPG100器件為核心 采用先進(jìn)成熟工 藝和自主產(chǎn)權(quán)體系結(jié)構(gòu)，滿足低功耗、低成本、小尺寸的設(shè)計(jì)要求。 包括有專...
小眼睛FPGA盤古22K開發(fā)板概述 采用紫光同創(chuàng)logo pgl22g- 5cmbg324器件
小眼睛FPGA盤古22K開發(fā)板概述 采用紫光同創(chuàng)logo pgl22g- 5cmbg324器件 盤古22（MES22）開發(fā)板采用紫光同創(chuàng)logo pgl22g- 5cmbg324器件為校心的開發(fā)板，板卡外掛HDMl輸入輸出PMODLED數(shù)碼管 10/100/1000以太網(wǎng)、SD卡...
2023-06-14 標(biāo)簽：FPGA開發(fā)板紫光同創(chuàng)小眼睛科技 1338
小眼睛FPGA盤古50K開發(fā)板概述
小眼睛FPGA盤古50K開發(fā)板概述 盤古-50開發(fā)板（MES50H P）采用了核心板＋擴(kuò)展板的結(jié)構(gòu)，核心板與擴(kuò)展板之間 使用高速板對(duì)板連接器進(jìn)行連接。核心板主要由FPGA+2顆DDR3 + Flash+電源及復(fù)位構(gòu)成，承擔(dān)...
小眼睛FPGA盤古100K開發(fā)板概述
小眼睛FPGA盤古100K開發(fā)板概述 盤古100（MES100P） 開發(fā)板是 小眼睛FPGA 基于多年在FPGA領(lǐng)域開發(fā)經(jīng)驗(yàn)，及多個(gè)業(yè)務(wù)場(chǎng)景的應(yīng)用特點(diǎn)，開發(fā)的一套全新的國(guó)產(chǎn)FPGA開發(fā)套件，MES100P開發(fā)板采用紫光同創(chuàng)...
D觸發(fā)器與死纏爛打的亞穩(wěn)態(tài)介紹
由傳輸門和兩個(gè)反相器組成一個(gè)循環(huán)電路（鎖存器），再由前后兩級(jí)鎖存器按主從結(jié)構(gòu)連接而成。...
2023-06-02 標(biāo)簽：FPGA設(shè)計(jì)反相器鎖存器觸發(fā)器ASIC技術(shù) 5915
FPGA零基礎(chǔ)學(xué)習(xí)之Vivado-鎖相環(huán)使用教程
PLL鎖相環(huán)由以下幾部分組成：前置分頻計(jì)數(shù)器、相位頻率檢測(cè)器電路、電荷泵、環(huán)路濾波器、壓控振蕩器、反饋乘法器計(jì)數(shù)器和后置分頻計(jì)數(shù)器。在工作室，相位頻率檢測(cè)器檢測(cè)其參考頻率和反...
深度剖析FPGA架構(gòu)
FPGA 即 Field Programmable Gate Arrays，現(xiàn)場(chǎng)可編程門陣列。如果邏輯代數(shù)為數(shù)字世界的理論指導(dǎo)，那么邏輯門電路就是蓋起座座數(shù)字大廈的基本塊塊磚瓦，無(wú)論基本的數(shù)字電路還是現(xiàn)代的集成電路，無(wú)...
FPGA編程語(yǔ)言之verilog語(yǔ)法2
Verilog HDL是一種用于數(shù)字系統(tǒng)設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型也稱為模塊。Verilog HDL既是一種行為描述的語(yǔ)言也是一種結(jié)構(gòu)描述的語(yǔ)言。這也就是說(shuō)，無(wú)論描述...
2023-05-22 標(biāo)簽：電路設(shè)計(jì)VerilogHDL數(shù)字系統(tǒng) 1803
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
