可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
在FPGA開發(fā)中盡量避免全局復(fù)位的使用？（4）
在某種意義上講，這是一個上電之后的“終極的”全局復(fù)位操作，因為它不僅僅是對所有的觸發(fā)器進行了復(fù)位操作，還初始化了所有的RAM單元。...
在FPGA開發(fā)中盡量避免全局復(fù)位的使用？（3）
好消息是，在絕大多數(shù)設(shè)計中（白皮書說是超過99.99%？應(yīng)該是老外寫文檔的習(xí)慣吧），復(fù)位信號的時序是無關(guān)緊要的——通常情況下，大部分電路都能夠正常工作。...
ISE13.1調(diào)用Modelsim10.0出現(xiàn)的一點小問題及解決過程
在System Generator做了點仿真，驗證成功之后，自動生成了testbench文件，然后在ISE中打開生成的工程，調(diào)用Modelsim選擇behavior仿真.........
Xilinx FPGA用戶約束文件
其中“l(fā)ocation”可以是FPGA芯片中任一或多個合法位置。如果為多個定位，需要用逗號“,”隔開，如下所示...
如何在ISE中更新老版本的IP核
在ISE中打開以前做的一個工程時，總是不停地提示 INFO:sim:760 - You can use the CORE Generator IP upgrade flow to upgrade the selected IP Block_Memory_Generator v3.1 to a more recent version....
FPGA手工布局的原因、方法、工具和差異
首先人比機器更聰明，更了解自己設(shè)計的需求和結(jié)構(gòu)。其次在關(guān)鍵路徑上的手工布局能提高時序性能，使不滿足要求變成滿足要求。...
Intel的22nm 3D工藝牛，到底牛到什么程度？
intel的22nm 3D工藝牛，到底牛到什么程度，到底對業(yè)界有神馬影響，俺也搞不太清楚。這不，一封email全搞定了。...
基于FPGA的交流電機驅(qū)動器的電流控制器4
之所以利用FPGA來實現(xiàn)控制功能，主要是為了充分利用其并行性，從而極大地降低計算延時。在高性能的電機調(diào)速系統(tǒng)中（此時控制系統(tǒng)的成本增加相比其整體成本可以忽略），將極大地提供控...
2017-02-11 標簽：FPGA電流控制器FPGA交流電機驅(qū)動器電流控制器 1197
基于FPGA的交流電機驅(qū)動器的電流控制器3
正如之前所提到，仿真步驟在Matlab-simulink軟件環(huán)境中已經(jīng)演示過。它的目標是： 改變完整的控制系統(tǒng)的功能；根據(jù)控制系統(tǒng)的缺陷所需，找到每個控制變量合適的采樣周期和定點格式改進。...
2017-02-11 標簽：FPGA電流控制器交流電機驅(qū)動器 1425
基于FPGA的交流電機驅(qū)動器的電流控制器2
FPGA技術(shù)允許在靈活的設(shè)計環(huán)境內(nèi)開發(fā)特別的硬件結(jié)構(gòu)。相比微處理器和DSP處理器的標準結(jié)構(gòu)來說，F(xiàn)PGA的這項特點給設(shè)計者有了很大的自由度，這是因為它能建立特別的硬件結(jié)構(gòu)，如此去匹配一...
2017-02-11 標簽：FPGA電流控制器交流電機驅(qū)動器 1254
基于FPGA的交流電機驅(qū)動器的電流控制器1
本文的主要目的在于講述在數(shù)字控制器中使用FPGA作為組成部分的好處。出于這個目的，各種應(yīng)用于直流電機驅(qū)動器的電流控制技術(shù)得到了設(shè)計和實施。...
2017-02-11 標簽：FPGA電流控制器交流電機驅(qū)動器 2070
一種基于FPGA的PXA270外設(shè)時序轉(zhuǎn)換接口設(shè)計
ARCNET協(xié)議應(yīng)用于高速動車組列車通信網(wǎng)絡(luò)時，產(chǎn)生中央控制單元處理器PXA270與專用協(xié)議控制器件COM20020相連的時序不匹配問題，若用通用數(shù)字電路模塊進行時序轉(zhuǎn)換，PXA270需占用PXA270專門的資源...
2017-02-11 標簽：FPGAFPGApxa270時序轉(zhuǎn)換接口 1457
推陳出新 時鐘同步技術(shù)的現(xiàn)狀及發(fā)展
作為數(shù)字通信網(wǎng)的基礎(chǔ)支撐技術(shù)，時鐘同步技術(shù)的發(fā)展演進始終受到通信網(wǎng)技術(shù)發(fā)展的驅(qū)動。...
2017-02-11 標簽：時鐘同步技術(shù)通信網(wǎng)技術(shù)鎖相環(huán)技術(shù) 1675
利用Zynq SoC的片上存儲空間實現(xiàn)AMP通信
上周我們實現(xiàn)了AMP（非對稱多進程處理）模式，并且在ZynqSoC上實現(xiàn)了系統(tǒng)的啟動和運行，在ZynqSoC的兩個ARM Cortex-A9 MPCore處理器上嘗試了最基本的軟件應(yīng)用。...
裸機AMP(非對稱多進程處理模式)
在上一篇博客中，我們已經(jīng)將Zynq SoC啟動并運行起來，在AMP（非對稱多進程處理）模式下使用了兩個ARM Cortex-A9 MPCore處理器，然而因為上一篇博客已經(jīng)相當長了，我沒有詳細的介紹軟件方面的工...
在Zynq SoC上實現(xiàn)雙核非對稱的多進程處理模式
在我的上一篇博客中我介紹了利用Zynq SoC上的兩個ARM Cortex-A9 MPCore處理器執(zhí)行不同的任務(wù)程序，實現(xiàn)非對稱的多進程處理模式的概念。...
利用32.75Gbps Virtex UItraScale GTY收發(fā)器做些什么？
賽靈思Virtex UltraScale架構(gòu)全可編程器件的很多特色中的一個是它具有20到60個可用的并且可配置的32.75Gbps GTY雙向串行收發(fā)器。下面是一些能夠匹配使用這些收發(fā)器的常用的高速串行接口標準：...
將Zynq SoC上的兩個ARM Cortex
到目前為止我們摸索使用過的Zynq All Programmable SoC PS（處理器系統(tǒng)）部分的所有設(shè)備都是只利用了一個ARM Cortex-A9處理器內(nèi)核（內(nèi)核0），然而在Zynq SoC 的PS部分包含有兩個處理器內(nèi)核，對于很多應(yīng)...
Adam Taylor玩轉(zhuǎn)MicroZed：FreeRTOS
在上一篇博客中成功地演示了FreeRTOS并在基于Zynq的MicroZed板上運行之后，顯然我們想要能夠編寫我們自己的應(yīng)用程序。因此，我們將首先舉一個簡單的例子。我們將配置Zynq SoC的XADC并且在串行鏈...
Adam Taylor玩轉(zhuǎn)MicroZed：MicroZed操作系統(tǒng)
如何獲得FreeRTOS演示并且在MicroZed上運行。FreeRTOS由Real Time Engineering公司開發(fā)，為小容量和極快運行速度的嵌入式系統(tǒng)提供幫助。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載8：Spartan
Spartan-6的時鐘緩沖器/多路復(fù)用器（BUFG或BUFPLL）可以直接驅(qū)動時鐘輸入信號到時鐘線上，或者通過多路復(fù)用器在兩個不相關(guān)的信號甚至異步時鐘信號中切換。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載7：Spartan
時鐘布線資源具有高速、低SKEW的特點，它對系統(tǒng)設(shè)計非常重要，即使系統(tǒng)速率不高，也應(yīng)該關(guān)注時鐘設(shè)計，以消除潛在的時鐘危險。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載6：Spartan
Spartan-6的每個SLICE 有8個存儲元件，可以實現(xiàn)存儲功能。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載4：2.1 Spartan
Spartan-6每個CLB模塊里包含兩個SLICE。CLB通過交換矩陣和外部通用邏輯陣列相連，如圖2-1和圖2-2所示。底部的SLICE標號為SLICE0，頂部的SLICE標號為SLICE1。兩個SLICE沒有直接連接。 ...
通過文件讀寫方式實現(xiàn)Matlab和Modelsim的聯(lián)合仿真的經(jīng)驗總結(jié)
雖然Modelsim的功能非常強大，仿真的波形可以以多種形式進行顯示，但是當涉及到數(shù)字信號處理的算法的仿真驗證的時候，則顯得有點不足...
用于 Xilinx FPGA Zynq 7 的電源解決方案
該參考設(shè)計采用多種 TPS54325 和其他 TI 電源器件，是適用于 Xilinx Zynq FPGA 的全套電源解決方案。輸入電壓達到 12V 后，該參考解決方案可提供 Zynq FPGA 所需的所有電源軌（包括 DDR3 存儲器）。...
7 FPGA大數(shù)據(jù)互聯(lián)及視頻系統(tǒng)開發(fā)板
Digilent Genesys 2是一款基于Xilinx強大的Kintex-7?FPGA芯片的高性能打開即用型數(shù)字電路開發(fā)平臺。Genesys 2擁有大容量、高速FPGA、快速外部記憶、高速數(shù)字視頻端口和強大的可擴展選項等產(chǎn)品特性，非...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載27：Spartan
Vrtex-6 HXT器件內(nèi)的GTH模塊比GTX有更高的線速率，用它可以實現(xiàn)最高性能的高速串行收發(fā)器。GTH具有如下特性。...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
