可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載26：Spartan
Virtex-6支持多種高速串行接口，其中高速串行模塊GTX收發(fā)器可以實現(xiàn)150Mbit/s～6.5Gbit/s的線速率。GTX收發(fā)器是芯片與芯片之間、板與板之間進行串行通信的首選解決方案。GTX收發(fā)器具有以下特性。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載25：Spartan
Virtex-6每個I/O片（I/O Tile）包含兩個IOB、兩個ILOGIC、兩個OLOGIC 和兩個IODELAY，如圖5-24 所示。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載24：Spartan
為了適應(yīng)越來越復(fù)雜的DSP運算，Virtex-6中嵌入了功能更強大的DSP48E1 SLICE，簡化的DSP48E1模塊如圖5-16所示。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載23：Spartan
Virtex-6中嵌入BRAM，大大拓展了FPGA的應(yīng)用范圍和應(yīng)用的靈活性。BRAM可被配置為單端口RAM、雙端口RAM、內(nèi)容地址存儲器（CAM）以及FIFO等常用存儲結(jié)構(gòu)。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載22：Spartan
除了豐富的時鐘網(wǎng)絡(luò)以外，Xilinx還提供了強大的時鐘管理功能，提供更多更靈活的時鐘。Xilinx在時鐘管理上不斷改進，從Virtex-4的純數(shù)字管理單元DCM，發(fā)展到Virtex-5CMT（包含PLL），再到Virtex-6基于...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載21：Spartan
為了更好的控制時鐘，Virtex-6器件分成若干個時鐘區(qū)域，最小器件有6個區(qū)域，最大器件有18個區(qū)域。每個時鐘區(qū)域高40個CLB。在時鐘設(shè)計中，推薦使用片上專用的時鐘資源，不推薦使用本地時鐘...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載20：Spartan
CLB是實現(xiàn)時序電路和組合電路的主要邏輯資源。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載19：Spartan
Virtex-6是Xilinx 在2009年2月推出的新一代旗艦產(chǎn)品，采用了第三代Xilinx ASMBL架構(gòu)、40nm 工藝，提供多達760000 個邏輯單元，為業(yè)界成本最低、功耗最低、密度最高、性能最高、帶寬最大的FPGA。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載18：Spartan
Spartan-6 LX平臺面向邏輯、DSP資源以及存儲模塊進行了優(yōu)化，能夠以較低的功耗滿足更高的帶寬和性能需求；而Spartan-6 LXT面向邏輯、DSP以及存儲資源進行優(yōu)化，同時提供低功耗3.125Gbit/s串行收發(fā)器...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載17：Spartan
Spartan-6 FPGA系列為消費、汽車、無線和其他價格敏感或大批量市場，提供了低風(fēng)險和低成本的串行連接解決方案。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載16：Spartan
Spartan-6器件具有2或4個專用嵌入式多端口存儲器控制器模塊（MCB），實現(xiàn)了到4個常見存儲器標(biāo)準(zhǔn)的簡單連接：DDR3、DDR2、DDR 和LPDDR（移動DDR）。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載14：Spartan
為了適應(yīng)越來越復(fù)雜的DSP運算，Spartan-6在Spartan 3A DSP模塊DSP48A 基礎(chǔ)上，不斷進行功能擴展，推出了功能更強大的DSP48A1 SLICE。...
2017-02-11 標(biāo)簽： 1568
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載15：Spartan
所有的Spartan-6 FPGA有高性能的可配置SelectIO驅(qū)動器與接收器，支持非常廣泛的接口標(biāo)準(zhǔn)?？梢酝ㄟ^編程控制I/O的輸出強度、斜率以及片上終端OCT。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載13：Spartan
Spartan-6中的BRAM存儲18Kbit數(shù)據(jù)，能配置成兩個獨立的9Kbit BRAM或者一個18Kbit BRAM。每個RAM可以通過兩個端口尋址，也可以配置成單口RAM。BRAM包含輸出寄存器以增加流水線性能。BRAM 在器件中按列排...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載12：Spartan
Spartan-6 器件最多包含6 個CMT，12 個PLL。PLL 的主要用途是作為頻率合成器，產(chǎn)生更寬范圍的頻率輸出，在與CMT 中的DCM 連接時，具有良好的濾波功能。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載11：Spartan
Spartan-6 CMT是一個靈活、高性能的時鐘管理模塊。它位于芯片中央、垂直的全局時鐘網(wǎng)絡(luò)旁。如圖2-17所示，它包含一個PLL和兩個DCM。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載10：Spartan
Spartan-6的時鐘布線網(wǎng)絡(luò)包括由BUFGMUX驅(qū)動的全局時鐘網(wǎng)絡(luò)和由I/O時鐘緩沖器（BUFIO2）、PLL時鐘緩沖器（BUFPLL）驅(qū)動的I/O區(qū)域時鐘網(wǎng)絡(luò)。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載9：Spartan
除了全局時鐘緩沖器外，Spartan-6還包含驅(qū)動高速I/O時鐘區(qū)域的時鐘緩沖器。...
7 50T 入門級FPGA評估套件上手評測
FPGA即現(xiàn)場可編程門陣列，屬于可編程邏輯器件的一種。隨著工藝的進步和EDA設(shè)計工具的不斷發(fā)展，F(xiàn)PGA的門檻（學(xué)習(xí)成本和價格成本）也越來越低，目前已經(jīng)成為實現(xiàn)數(shù)字系統(tǒng)的主流平臺之一。...
這個工具把FPGA從硬件工程師手中解放出來
多年以來，多少廠商前赴后繼，試圖讓FPGA開發(fā)更簡單，但是他們都成了FPGA歷史長河中的一抹紅暈。...
帶反激直流電源的雙通道模擬輸入/模擬輸出
高級制造、定制生產(chǎn)和成本壓力持續(xù)推動工廠向更高速性能和更高靈活性方向發(fā)展。為滿足“不妥協(xié)”工廠環(huán)境的要求，MAXREFDES32#子系統(tǒng)參考設(shè)計提供兩路高速、高精度、400ksps、16位模擬輸入通...
2017-02-11 標(biāo)簽：直流電源 1498
實例講解系統(tǒng)散熱解決方案
在系統(tǒng)設(shè)計的初期我們不僅要考慮要實現(xiàn)的功能，性能，可操作性等方面，還有一方面便是實地的使用環(huán)境，如高溫，高濕等惡劣的條件給系統(tǒng)設(shè)計提出了新的要求...
FPGA和單片機有什么區(qū)別呢？
到底FPGA和單片機有什么區(qū)別呢？根據(jù)我的經(jīng)驗，可以用下面進行概述。...
LX9 Microboard之初試手試用初體驗（1）
本人屬應(yīng)屆畢業(yè)生，進入公司發(fā)現(xiàn)公司用的的fpga幾乎全是xilinx的，幾乎都是是和無線通信有關(guān)。...
2017-02-11 標(biāo)簽：tiXilinxMicroboard 1187
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載40：Spartan
最大化【Package Pins】，如圖10-45 所示， 和按鈕配合，完成對器件引腳的排序，如圖中我們將所有VREF 引腳排在一起，選中所有VREF 引腳，右鍵功能選擇【Set Prohibit】，禁止所有VREF 引腳的分配。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載39：Spartan
下面通過一個簡單的實例介紹如何創(chuàng)建PlanAhead項目，進行I/O規(guī)劃。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載38：Spartan
PlanAhead允許導(dǎo)入多種不同類型的源文件，包括HDL和NGC核。在RTL編輯器中可以打開、編輯、開發(fā)RTL源文件。下面我們介紹【Sources】源文件視圖和RTL編輯器的使用。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載37：Spartan
這里介紹如何用PlanAhead進行RTL代碼開發(fā)與分析。需要說明一點，本章所用的所有實例都可以在PlanAhead的安裝目錄E:\Xilinx\11.1\PlanAhead\testcases\PlanAhead_Tutorial下找到，本節(jié)使用的是source文件夾中的文...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載36：Spartan
PlanAhead工具是Xilinx提供的一個集成的、可視化的FPGA設(shè)計工具，它可以被應(yīng)用于FPGA設(shè)計過程中的不同階段，常見的應(yīng)用包括用PlanAhead進行RTL源代碼的開發(fā)、I/O引腳規(guī)劃、RTL網(wǎng)表分析、布局布線結(jié)...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載34：Spartan
ChipScope Pro內(nèi)核插入器的文件后綴名為cdc。在ISE工程中可以創(chuàng)建一個新的cdc程序，也可以在實現(xiàn)流程中激活內(nèi)核插入器。...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
