完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13040個(gè) 瀏覽:639886次 帖子:8010個(gè)
FPGA數(shù)據(jù)處理中常用的一些IP核有網(wǎng)口ETH核、DDR核、CORDIC核、DDS核、加法器、乘法器、濾波器IP、FFT等IP核,這些IP核熟練使用能減...
FPGA浮點(diǎn)數(shù)轉(zhuǎn)化為定點(diǎn)數(shù)方法
FPGA在常規(guī)運(yùn)算時(shí)不能進(jìn)行浮點(diǎn)運(yùn)算,只能進(jìn)行定點(diǎn)整型運(yùn)算,在處理數(shù)據(jù)的小數(shù)乘加運(yùn)算和除法運(yùn)算時(shí)FPGA一般是無(wú)能為力的,其中一種常用的處理方法就是數(shù)據(jù)...
2022-10-13 標(biāo)簽:fpga數(shù)據(jù) 6.5k 0
使用STM32調(diào)試FMSDR模塊及解調(diào)FM電臺(tái)(2)
當(dāng)我們使用FPGA或者STM32模塊配合FMSDR模塊使用的時(shí)候,需要從零開(kāi)始調(diào)試這個(gè)電路,逐步完成:硬件好壞判斷、8027和MSI001寄存器控制、波...
一文解析IC設(shè)計(jì)全工程生產(chǎn)制造
芯片板級(jí)調(diào)試bs. eeto. a ●功能調(diào)試 -功能列表、功能確認(rèn)、兼容性 ● 指標(biāo)測(cè)量 -功耗、頻率、參數(shù) ●驅(qū)動(dòng)調(diào)試 -編程指南 ...
2022-10-13 標(biāo)簽:fpgaIC設(shè)計(jì) 712 0
完成項(xiàng)目需求分析、電路圖分析以及方案設(shè)計(jì)后,接下來(lái)可以進(jìn)行FPGA設(shè)計(jì)了。如果用戶的計(jì)算機(jī)已安裝云源軟件GOWIN FPGA Designer,雙擊桌面...
基于FPGA圖像處理的視頻流實(shí)時(shí)處理系統(tǒng)
PYNQ-Z2 是基于 Xilinx ZYNQ-7000 FPGA 的平臺(tái),除繼承了傳統(tǒng) ZYNQ 平 臺(tái)的強(qiáng)大處理性能外,還兼容 Arduino 接口...
對(duì)于希望在邊緣的推理處理器上實(shí)施人工智能 (AI) 算法的設(shè)計(jì)人員來(lái)說(shuō),他們正不斷面臨著降低功耗并縮短開(kāi)發(fā)時(shí)間的壓力,即使在處理需求不斷增加的情況下也是...
在數(shù)字系統(tǒng)設(shè)計(jì)中,我們傳統(tǒng)上都認(rèn)為,應(yīng)該對(duì)所有的觸發(fā)器設(shè)置一個(gè)主復(fù)位,這樣將大大方便后續(xù)的測(cè)試工作。
2022-10-13 標(biāo)簽:fpga觸發(fā)器復(fù)位信號(hào) 889 0
雖然 FPGA 可使用 Verilog 或 VHDL 等低層次硬件描述語(yǔ)言 (HDL) 來(lái)編程,但現(xiàn)在已有多種高層次綜合 (HLS) 工具可以采用以 C...
當(dāng)以太網(wǎng)接口的速率提升到100G以上后,用傳統(tǒng)FPGA來(lái)實(shí)現(xiàn)對(duì)應(yīng)的數(shù)據(jù)處理時(shí),一定會(huì)遇到總線效率的問(wèn)題。本文就分享團(tuán)隊(duì)對(duì)大位寬高速數(shù)據(jù)處理時(shí)采用的分段總...
如何在應(yīng)用程序中實(shí)現(xiàn) IDELAY 功能
IO 靈活性是FPGA 最大的優(yōu)點(diǎn)之一。如果我們?cè)O(shè)計(jì)的 PCB 信號(hào)走線不完美,IO的靈活性使我們能夠?qū)R進(jìn)入設(shè)備的高速數(shù)據(jù),幫助我們擺脫困境。
2022-10-12 標(biāo)簽:fpgaIO應(yīng)用程序 2.3k 0
數(shù)字硬件建模SystemVerilog篇OpenFPGA介紹
專用的RTL程序。Always_ff、always_comb和always_latch專用always程序塊的行為與通用always程序塊相同,但會(huì)施加...
基于vivado2017版本開(kāi)發(fā)軟件的問(wèn)題記錄
‘could not find ARM’ 是JTAG的問(wèn)題,一般Vivado自動(dòng)下載驅(qū)動(dòng),若有需要安裝驅(qū)動(dòng),安裝即可。下圖就是JTAG。
基于FPGA的SEA開(kāi)發(fā)板的飛機(jī)大戰(zhàn)游戲
系統(tǒng)硬件由 SEA 開(kāi)發(fā)板(型號(hào) xc7s25ftgb196-1)、游戲手柄拓展板和 HDMI 顯示屏組成。FPGA 讀取按鍵和搖桿的狀態(tài),來(lái)控制游戲顯...
2022-10-10 標(biāo)簽:fpga開(kāi)發(fā)板 1.3k 1
盡管FPGA的配置模式各不相同,但整個(gè)配置過(guò)程中FPGA的工作流程是一致的,分為三個(gè)部分:設(shè)置、加載、啟動(dòng)。
基于FPGA實(shí)現(xiàn)的自定義浮點(diǎn)數(shù)
基于FPGA實(shí)現(xiàn)各種設(shè)計(jì)的首要前提是理解并掌握數(shù)字的表示方法,計(jì)算機(jī)中的數(shù)字表示方法有兩種:定點(diǎn)數(shù)表示法和浮點(diǎn)數(shù)表示方法。
2022-10-10 標(biāo)簽:fpgaXilinx計(jì)算機(jī) 2.1k 0
如何在應(yīng)用程序中實(shí)現(xiàn) IDELAY 功能
可以在下面看到整體仿真延遲比較小,無(wú)法看到該級(jí)別延遲的影響。然而,隨著仿真執(zhí)行不同的測(cè)試,我們將看到控制信號(hào)和抽頭值發(fā)生變化。
真隨機(jī)數(shù)發(fā)生器在FPGA上的吞吐量技術(shù)解析
TRNG評(píng)估的早期方法包括收集隨機(jī)數(shù)據(jù)并運(yùn)行一系列統(tǒng)計(jì)測(cè)試,如NIST和DIEHARD測(cè)試。這種黑盒子方法的一個(gè)主要缺陷是所有PRNG即使產(chǎn)生完全確定性...
2022-10-09 標(biāo)簽:fpga隨機(jī)數(shù)發(fā)生器csdn 2.5k 1
即一個(gè)Licence只能用于一臺(tái)電腦使用。全功能版與教育版的主要區(qū)別在于支持的器件型號(hào)不同,教育版僅支持較小規(guī)模的器件,全功能版支持高云的所有PFGA器件。
2022-10-09 標(biāo)簽:fpgaUSB接口FPGA設(shè)計(jì) 6k 0
使用AXI VIP的幾個(gè)關(guān)鍵步驟及常見(jiàn)功能
AXI總線在FPGA設(shè)計(jì)中使用越來(lái)越頻繁,但初學(xué)的同學(xué)經(jīng)常會(huì)因?yàn)閷?duì)協(xié)議的理解不夠深入,寫出來(lái)的代碼經(jīng)常會(huì)出現(xiàn)死鎖等問(wèn)題,對(duì)FPGA設(shè)計(jì)與調(diào)試帶來(lái)很多不必...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |