完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13041個 瀏覽:639910次 帖子:8010個
Verilog HDL(Hardware Description Language)是在用途最廣泛的C語言的基礎(chǔ)上發(fā)展起來的一種硬件描述語言,具有靈活性...
如何創(chuàng)建FPGA內(nèi)核/SoC所需的所有常用組件
LiteX 框架為創(chuàng)建 FPGA 內(nèi)核/SoC、探索各種數(shù)字設(shè)計(jì)架構(gòu)和創(chuàng)建完整的基于 FPGA 的系統(tǒng)提供了方便高效的基礎(chǔ)架構(gòu)。
2022-09-13 標(biāo)簽:fpga定時器數(shù)字設(shè)計(jì) 2.8k 0
探究DPU的緣起,DPU提升數(shù)據(jù)中心算力的三種方式
DPU的出現(xiàn)不僅僅是為解決CPU的算力瓶頸,而是要通過先天的網(wǎng)絡(luò)屬性,在數(shù)據(jù)中心整體TCO的維度提升算力。我們把DPU提升數(shù)據(jù)中心算力手段總結(jié)為算力卸載...
這部分,還是和上例中一樣,不同的是額外添加了一個font_row參數(shù),因?yàn)楸纠惺褂玫淖址际切枰獡Q行的,所以需要添加這個參數(shù)。
2022-09-09 標(biāo)簽:fpga數(shù)據(jù)OLED屏幕 1.4k 0
這是FPGA之旅設(shè)計(jì)的第十三例啦,本例是一個綜合性的例程,基于OLED屏幕顯示,和DHT11溫濕度采集,將DHT11采集到的溫濕度顯示到OLED屏幕上。
如何用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算
大部分運(yùn)算可以通過擴(kuò)位和近似的方式轉(zhuǎn)換為定點(diǎn)運(yùn)算。但有些算法在設(shè)計(jì)在設(shè)計(jì)的過程中就涉及大量的浮點(diǎn)運(yùn)算,在轉(zhuǎn)換為定點(diǎn)運(yùn)算時比較麻煩,會帶來龐大的工作量。
線性穩(wěn)壓器和開關(guān)穩(wěn)壓器比較 FPGA電源隔離指南
引言:面向收發(fā)器 (SERDES) FPGA 的PDN設(shè)計(jì)對電源有嚴(yán)格的要求,需要干凈的電壓源。雖然低功耗應(yīng)用中通常采用低泄漏 (LDO) 線性穩(wěn)壓器,...
2022-09-08 標(biāo)簽:fpga開關(guān)穩(wěn)壓器線性穩(wěn)壓器 1.8k 0
全面講解FFT在Xilinx FPGA上的實(shí)現(xiàn)
Vivado的FFT IP核支持多通道輸入(Number of Channels)和實(shí)時更改FFT的點(diǎn)數(shù)(Run Time Configurable T...
2022-09-07 標(biāo)簽:fpgaXilinx數(shù)字信號處理 7.2k 0
本篇是FPGA之旅設(shè)計(jì)的第十二例,在前面的例程中,完成了DS18B20溫度傳感器數(shù)據(jù)的采集,并且將采集到的數(shù)據(jù)顯示在數(shù)碼管上。由于本例將對溫濕度傳感器D...
時序問題跟代碼風(fēng)格本身、資源使用情況等都有關(guān)系,代碼本身占很大部分,比較復(fù)雜的邏輯由于代碼沒寫好,導(dǎo)致最終出現(xiàn)時序問題的情況比比皆是,這就需要多積累多練...
??set_input_delay屬于時序約束中的IO約束,我之前的時序約束教程中,有一篇關(guān)于set_input_delay的文章,但里面寫的并不是很詳...
這是FPGA之旅的第十一例了。在前面的例子中,已經(jīng)對OLED有了一個基礎(chǔ)的了解,本例將介紹如何在OLED上實(shí)現(xiàn)字符的顯示,為后面的例程做準(zhǔn)備。
在完成EDA作業(yè)后,抽空分享一下如何移植FPGA的例程。我EDA作業(yè)用的板子型號是Zybo-Z7,然后移植的是原子哥的HDMI實(shí)現(xiàn)方塊移動例程。
FPGA技術(shù):學(xué)習(xí)IIC協(xié)議的五種狀態(tài)
數(shù)據(jù)傳輸態(tài):數(shù)據(jù)傳輸態(tài),又可以分為讀和寫兩個部分,過程都是一樣的,就合在一起了,都是在SCL為低電平的時候,SDA將數(shù)據(jù)發(fā)送,在SCL為高電平的時候,將...
2022-09-05 標(biāo)簽:FPGASCLIIC協(xié)議 2.4k 0
JESD204協(xié)議標(biāo)準(zhǔn)的分類和區(qū)別
由于高速ADC的迅速發(fā)展,傳輸速率已經(jīng)邁入GSPS,因此JESD204B標(biāo)準(zhǔn)協(xié)議將會成為應(yīng)用范圍最廣的接口傳輸協(xié)議。
2022-09-05 標(biāo)簽:fpga轉(zhuǎn)換器接口 5k 0
這是FPGA之旅的第二個設(shè)計(jì)實(shí)例了,按鍵在項(xiàng)目中的作用是非常大的,使用的很頻繁,本例將帶大家設(shè)計(jì)一個實(shí)用的按鍵模塊。
如何用FPGA實(shí)現(xiàn)網(wǎng)絡(luò)相關(guān)的功能
這幾年DPU的概念越來越火,有和CPU、GPU并駕齊驅(qū)的勢頭,通俗的講DPU分擔(dān)的工作為虛擬化、網(wǎng)絡(luò)、存儲以及安全。
FPGA可以用來對FPGA EDA進(jìn)行加速設(shè)計(jì)
這本書研究了加速EDA算法的硬件平臺,如ASIC,F(xiàn)PGA和GPU。覆蓋范圍包括討論在何種條件下使用一個平臺優(yōu)于另一個平臺,例如,當(dāng)EDA問題具有高度的...
這是FPGA之旅設(shè)計(jì)的第九例啦?。?!本例將介紹如何使用FPGA驅(qū)動OLED屏幕,并在接下來的幾例中,配合其它模塊,進(jìn)行一些有趣的綜合實(shí)驗(yàn)。由于使用的OL...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |