完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13040個(gè) 瀏覽:639894次 帖子:8010個(gè)
系統(tǒng)架構(gòu)確定,下一步就是FPGA與各組成器件之間互聯(lián)的問(wèn)題了。通常來(lái)說(shuō),CPU和FPGA的互聯(lián)接口,主要取決兩個(gè)要素。
本文主要介紹MIPI D-PHY在FPGA上的實(shí)現(xiàn)。
CLB可配置邏輯塊是指實(shí)現(xiàn)各種邏輯功能的電路,是xilinx基本邏輯單元。下圖給出了一個(gè) SLICEM 的內(nèi)部結(jié)構(gòu)。
介紹一下使用FPGA實(shí)現(xiàn)低延遲的成像系統(tǒng)
當(dāng)我們與圖像sensor對(duì)接時(shí),我們通常會(huì)以不同的格式接收?qǐng)D像,例如 MIPI 、并行接口,在我們接收視頻之前,我們需要先配置sensor按照我們的需求...
基于使用FPGA實(shí)現(xiàn)低延遲的成像系統(tǒng)
上面的架構(gòu)是比較通用的架構(gòu),官方也有例程可以參考,但是上面架構(gòu)多了一個(gè)VDMA,這就導(dǎo)致視頻傳輸?shù)臅r(shí)候有1到幾幀的延遲,這對(duì)于低延遲、高分辨率的情形肯定...
2022-10-08 標(biāo)簽:fpgaasic成像系統(tǒng) 4.2k 0
方案解析:安路科技SF1動(dòng)態(tài)圖片顯示應(yīng)用設(shè)計(jì)
相較于靜態(tài)、單一的畫(huà)面顯示,不拘一格的動(dòng)態(tài)、輪播畫(huà)面擁有更強(qiáng)的表現(xiàn)力和視覺(jué)沖擊力。而日益提高的分辨率和畫(huà)面質(zhì)量無(wú)疑也對(duì)集成商的顯示方案性能提出了更高的要...
FPGA在汽車行業(yè)中的價(jià)值體現(xiàn)
安全性同樣需要引起高度關(guān)注。越來(lái)越多傳感器、自動(dòng)控制和網(wǎng)絡(luò)連接的出現(xiàn),在給汽車帶來(lái)智能化、便捷化、舒適化體驗(yàn)的同時(shí),也讓系統(tǒng)更加容易遭受惡意攻擊。
采取FPGA對(duì)IEC61499的功能塊進(jìn)行加速
早期的PLC 是使用繼電器實(shí)現(xiàn)邏輯控制的。也就是說(shuō),它們完全是硬件實(shí)現(xiàn)的。當(dāng)微處理器出現(xiàn)之后,PLC 內(nèi)部使用了CPU和程序來(lái)實(shí)現(xiàn)控制邏輯。
當(dāng)我剛開(kāi)始我的FPGA設(shè)計(jì)生涯時(shí),我對(duì)明顯更小、更不靈活的 FPGA(想想 XC4000XL / Clcyone3/4和 Spartan)和工具的非常簡(jiǎn)...
通俗來(lái)講,它是一種芯片,和我們熟知的CPU、GPU、ASIC芯片一樣,有其自己的應(yīng)用場(chǎng)景。
在FPGA設(shè)計(jì)中經(jīng)常使用到邏輯復(fù)制,邏輯復(fù)制也用在很多場(chǎng)合。
2022-09-29 標(biāo)簽:fpga 1.4k 0
編寫(xiě)良好的、可移植的、可重用的 HDL 代碼,使設(shè)計(jì)能夠以所需的頻率實(shí)現(xiàn),這絕對(duì)是一個(gè)挑戰(zhàn)。
2022-09-29 標(biāo)簽:fpgaHDL狀態(tài)機(jī) 1.6k 0
SmartNIC架構(gòu)設(shè)計(jì):FPGA,MP和ASIC
在 Catapult 設(shè)計(jì)中,考慮到 FPGA 的管理和使用,同機(jī)架下的所有 FPGA 以 6×8 的 2 維 Torus 網(wǎng)絡(luò)拓?fù)涞男问浇M成一套新的網(wǎng)...
靜態(tài)時(shí)序分析簡(jiǎn)稱STA,它是一種窮盡的分析方法,它按照同步電路設(shè)計(jì)的要求,根據(jù)電路網(wǎng)表的拓?fù)浣Y(jié)構(gòu),計(jì)算并檢查電路中每一個(gè)DFF(觸發(fā)器)的建立和保持時(shí)間...
2022-09-27 標(biāo)簽:fpgaSTA靜態(tài)時(shí)序分析 4.3k 0
在高速系統(tǒng)中FPGA時(shí)序約束不止包括內(nèi)部時(shí)鐘約束,還應(yīng)包括完整的IO時(shí)序約束和時(shí)序例外約束才能實(shí)現(xiàn)PCB板級(jí)的時(shí)序收斂。因此,F(xiàn)PGA時(shí)序約束中IO...
基于LTC2972的FPGA電源系統(tǒng)管理解決方案
現(xiàn)場(chǎng)可編程門陣列(FPGA)的起源可以追溯到20世紀(jì)80年代,從可編程邏輯器件(PLD)演變而來(lái)。自此之后,F(xiàn)PGA資源、速度和效率都得到快速改善,使F...
2022-09-26 標(biāo)簽:fpga電源系統(tǒng) 1.2k 0
顧名思義,output_delay就是指輸出端口的數(shù)據(jù)相對(duì)于參數(shù)時(shí)鐘邊沿的延時(shí)。
2022-09-26 標(biāo)簽:fpga數(shù)據(jù)時(shí)鐘 5.2k 0
以AMD-Xilinx FPGA為例,不同的制程工藝下針對(duì)用戶的各種需求,會(huì)規(guī)劃有多個(gè)產(chǎn)品系列,其中集成不同功能、不同性能的功能模塊,因此我們按照功能模...
鑒于KAIST的HPC根源,將DirectCXL原型放在一起的研究人員專注于使用遠(yuǎn)程直接內(nèi)存訪問(wèn)(RDMA)協(xié)議將CXL內(nèi)存池與跨系統(tǒng)直接內(nèi)存訪問(wèn)進(jìn)行比較。
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |