完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:13041個(gè) 瀏覽:639903次 帖子:8010個(gè)
FPGA配置方式靈活多樣,根據(jù)芯片是否能夠自己主動(dòng)加載配置數(shù)據(jù)分為主模式、從模式以及JTAG模式。典型的主模式都是加載片外非易失( 斷電不丟數(shù)據(jù)) 性存...
FPGA是英文Field-Programmable Gate Array的縮寫,即現(xiàn)場(chǎng)可編程門陣列,它是在可編程陣列邏輯PAL(Programmable...
FPGA入門-查找表結(jié)構(gòu)和乘積項(xiàng)結(jié)構(gòu)
Spartan-II主要包括CLBs,I/O塊,RAM塊和可編程連線(未表示出)。在spartan-II中,一個(gè)CLB包括2個(gè)Slices,每個(gè)slic...
一個(gè)板子下來(lái),3-6種時(shí)鐘需求常見,不同的頻率,不同的電平標(biāo)準(zhǔn)。硬件工程師做設(shè)計(jì),不同板卡,各種設(shè)計(jì)混合在一塊,庫(kù)房有10多種晶振,時(shí)鐘驅(qū)動(dòng)芯片,時(shí)鐘P...
C with class用來(lái)作大部分開發(fā)是完全可以勝任,如果用的好,能明顯改善你的代碼質(zhì)量(嵌入式領(lǐng)域,個(gè)人不鼓勵(lì)STL和模板,這個(gè)后面再說(shuō))。
FPGA設(shè)計(jì)過(guò)程中常用的FIFO
無(wú)論何時(shí),在復(fù)雜的 FPGA 設(shè)計(jì)過(guò)程中,都不可避免地需要在模塊之間發(fā)送數(shù)據(jù),實(shí)現(xiàn)這一點(diǎn)的常用的是 FIFO。
2022-09-20 標(biāo)簽:fpgaFPGA設(shè)計(jì)數(shù)據(jù) 3.9k 0
Vivado在FPGA設(shè)計(jì)中的優(yōu)勢(shì)
Xilinx的新一代設(shè)計(jì)套件Vivado相比上一代產(chǎn)品ISE,在運(yùn)行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進(jìn)。但是對(duì)初學(xué)者來(lái)說(shuō),新的約束語(yǔ)言X...
2022-09-19 標(biāo)簽:fpgaFPGA設(shè)計(jì)EDA工具 2.6k 0
筆者經(jīng)歷過(guò)一個(gè)項(xiàng)目,整個(gè)系統(tǒng)的功耗達(dá)到了100w,而單片F(xiàn)PGA的功耗估計(jì)得到為20w左右,有點(diǎn)過(guò)高了,功耗過(guò)高則會(huì)造成發(fā)熱量增大,溫度高最常見的問題就...
上圖是用與非門實(shí)現(xiàn)的D觸發(fā)器的邏輯結(jié)構(gòu)圖,CP是時(shí)鐘信號(hào)輸入端,S和R分別是置位和清零信號(hào),低有效; D是信號(hào)輸入端,Q信號(hào)輸出端;
2022-09-19 標(biāo)簽:fpga數(shù)據(jù)鎖存器 6.9k 0
TLM是transaction Level Modeling(事務(wù)級(jí)建模)的縮寫。簡(jiǎn)單來(lái)說(shuō),一個(gè)transaction就是把具有某一特定功能的一組信息封...
基于base test如何來(lái)構(gòu)造測(cè)試用例
在設(shè)計(jì)仿真用例時(shí),有限制條件的激勵(lì)相比漫無(wú)目的的仿真更加有效的找出RTL的bug。因此,同一份測(cè)試方案,不同的sequence往往代表著不同的test_...
國(guó)產(chǎn)CPLD(AGM1280)試用記錄
AG1280和STM32、GD32等低成本MCU聯(lián)合使用時(shí),能將只有專用解決方案才能完成的功能帶給通用嵌入式系統(tǒng)。個(gè)人感覺,AG1280的最佳應(yīng)用場(chǎng)景是...
FPGA學(xué)習(xí)-如何實(shí)現(xiàn)PS和PL間的數(shù)據(jù)交互
交互數(shù)據(jù)將會(huì)經(jīng)過(guò)Zynq子系統(tǒng)的內(nèi)部總線(用空再考證一下是什么名稱)控制器“Central Interconnect”轉(zhuǎn)發(fā)給Memory Interfaces。
不同的用戶可能需要不同容量的RAM來(lái)構(gòu)建他們的特定應(yīng)用。所以FGPA底層的RAM基塊大小就是一個(gè)有意思的話題。如果太大,則不夠靈活,難以滿足小容量的應(yīng)用...
不同的用戶可能需要不同容量的RAM來(lái)構(gòu)建他們的特定應(yīng)用。所以FGPA底層的RAM基塊大小就是一個(gè)有意思的話題。
關(guān)于HDLBits的Verilog實(shí)現(xiàn)
從這一題開始我們將進(jìn)行過(guò)程塊的學(xué)習(xí),也就是時(shí)序和組合邏輯的一些知識(shí),下面簡(jiǎn)單介紹一下這方面知識(shí):
在實(shí)際工作中,許多公司對(duì)Verilog程序編寫規(guī)范都有要求。在公司內(nèi)部統(tǒng)一Verilog程序編寫規(guī)范不僅可以增強(qiáng)程序的可讀性、可移植性,而且也有助于邏輯...
SoC中的FPGA核,如Zynq MPSoC系列或Intel(原Altera)SoC,如Stratix SoC、Arria SoC等。
Xilinx的新一代設(shè)計(jì)套件Vivado相比上一代產(chǎn)品ISE,在運(yùn)行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進(jìn)。但是對(duì)初學(xué)者來(lái)說(shuō),新的約束語(yǔ)言X...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |