CPLD在多路高速同步數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 CPLD(Complex Programmable Logic Device，復(fù)雜可編程邏輯器件)是在傳統(tǒng)的PAL、GAL基礎(chǔ)上發(fā)展而來的，具有多種工作方式...

M序列偽隨機碼在測距回答概率控制中的應(yīng)用 測距器（Distance Measuring Equipment）系統(tǒng)分為機載詢問器和地面應(yīng)答器兩部分。其測距原理為二次雷達(dá)測距原理...

基于單片機的復(fù)雜可編程邏輯器件快速配置方法 基于SRAM（靜態(tài)隨機存儲器）的可重配置PLD（可編程邏輯器件）的出現(xiàn)，為系統(tǒng)設(shè)計者動態(tài)改變運行電路...

問：我在ISE4.1中，用fpga express verilog編譯的某些文件，用modelsimxe只能前仿，不能后仿，不知5.1i是否有改進(jìn)? 答： 4.1i支持用Modelsim XE實現(xiàn)行為級仿真和時間仿真...

CPLD器件在時間統(tǒng)一系統(tǒng)中的應(yīng)用 隨著電子技術(shù)的發(fā)展，對遙測信號的幀結(jié)構(gòu)的可編程度、集成度的要求越來越高，用于時間統(tǒng)一系統(tǒng)的B碼源的設(shè)計也趨于高度集成化。為了...

錯誤檢測與糾正電路的設(shè)計與實現(xiàn) 在一些電磁環(huán)境比較惡劣的情況下，一些大規(guī)模集成電路常常會受到干擾，導(dǎo)致不能正常工作。特別是像RAM這種利用雙穩(wěn)態(tài)進(jìn)行存儲的器...

基于EPM7128設(shè)計的數(shù)據(jù)合并轉(zhuǎn)換器 數(shù)據(jù)交換機的傳送速率很高，當(dāng)其和串行口通信時，在發(fā)送前把數(shù)據(jù)分為兩...

差錯控制編碼技術(shù)對改善誤碼率、提高通信的可靠性具重要作用。RS碼既可以糾正隨機錯誤，又可以糾正突發(fā)錯誤，具有很強的糾錯能力，在通信系統(tǒng)中應(yīng)用廣...

非定長碼高速實時拼接專用集成電路的研制 在數(shù)字圖像、視頻、語音等數(shù)據(jù)壓縮應(yīng)用中，經(jīng)常使用熵編碼，例如Huffman編碼、RICE編碼、算術(shù)編碼等。而這...

IC卡的應(yīng)用越來越廣泛，從存儲卡到邏輯加密卡，目前CPU卡已經(jīng)逐漸在應(yīng)用中占據(jù)主導(dǎo)地位。CPU卡根據(jù)通訊協(xié)議可分為兩種：接觸式和非接觸式。接觸式CPU卡主...

數(shù)值計算中Bcd碼校驗電路的分析與設(shè)計 引言 　　微處理器的工作過程是大量數(shù)據(jù)的輸入--運算--輸出的過程，其中相當(dāng)數(shù)量的數(shù)據(jù)使用十進(jìn)制形式表達(dá)。使用者希望微...

基于SPW-FSM Editor的CPM調(diào)制器的建模 CPM調(diào)制是一種非線性有記憶調(diào)制方式，其信號內(nèi)在的狀態(tài)轉(zhuǎn)移特性更適合于用有限狀態(tài)機(FSM)來描述。SPW的FSM Editor是一個簡單易用的FSM建模...

帶有飽和處理功能的并行乘加單元設(shè)計 本文介紹了一種48bit+24bit×24bit帶飽和處理的MAC單元設(shè)計。在乘法器的設(shè)計中，采用改進(jìn)的booth 算法來減少部分積的數(shù)目，用由壓縮單...

隨著半導(dǎo)體工藝不斷地進(jìn)步，那些原本存在芯片中的大型存儲器會轉(zhuǎn)變成數(shù)十或數(shù)百個小型的存儲器陣列，并且散布在芯片中各個角落。這些陣列有的是寄存器堆，F(xiàn)IFO，或者...

本文采用計算機ISA、PCI總線和打印機接口設(shè)計加密電路。利用CPLD設(shè)計電路，具有加密性能好的特點。通過串行EEPROM AT93C46設(shè)計一個并行加密電路，密碼存儲在電路器件中。ISA總線直...

容錯系統(tǒng)中的自校驗技術(shù)及實現(xiàn)方法 闡述了自校驗技術(shù)在容錯系統(tǒng)中的作用，給出了自校驗網(wǎng)絡(luò)實現(xiàn)原理及實現(xiàn)方法，指出用VHDL語言結(jié)合FPGA/CPLD是實現(xiàn)大規(guī)模自校...

隨著技術(shù)的進(jìn)步，電子系統(tǒng)的設(shè)計對自動化程度的要求越來越高。然而將自己設(shè)計的半定制電路芯片加入到ＰＣＢ板的設(shè)計中，仍是一件十分繁瑣的工作。針對這一問題提出了一種...

I2C器件接口IP核的CPLD設(shè)計 根據(jù)單片機I2C串行擴展的特點，在EDA軟件MaxplusII的環(huán)境下，利用AHDL語言，建立IP核。此設(shè)計利用狀態(tài)機實現(xiàn)，在給出設(shè)計的同時詳細(xì)說明IP核的建立...

CMOS和模擬器件電路的晶體管設(shè)計新方法 日本廣島大學(xué)(University of Hiroshima)和日本半導(dǎo)體技術(shù)理論研究中心(STARC)共同披露了一種適用于CMOS和模擬器件電路的晶體管設(shè)計...

可編程模擬IC之考慮 模擬電路的設(shè)計與處理器、FPGA和PLD的設(shè)計，在體系結(jié)構(gòu)上有著本質(zhì)的不同。對模擬電路只要你定了電路的拓樸布局和參數(shù)，該電路的信號處理功能也就...