電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA/ASIC技術(shù)>
FPGA/ASIC技術(shù)
電子發(fā)燒友本欄目為FPGA/ASIC技術(shù)專欄，內(nèi)容有fpga培圳資料、FPGA開發(fā)板、FPGA CPLD知識以及FPGA/ASIC技術(shù)的其它應(yīng)用等；是您學(xué)習(xí)FPGA/ASIC技術(shù)的好欄目。
賽靈思公司提供的Verilog(FPGA/CPLD)設(shè)計小技巧
這是一個在設(shè)計中常犯的錯誤列表這些錯誤常使得你的設(shè)計不可靠或速度較慢為了提高你的設(shè)計性能和提高速度的可靠性你必須確定你的設(shè)計通過所有的這些檢查 。...
FPGA快速入門經(jīng)驗談（part2）
FPGA入門學(xué)習(xí)網(wǎng)絡(luò)講座： “柏氏”7步FPGA快速入門學(xué)習(xí)法...
FPGA的快速入門經(jīng)驗談（part1）
有很多年輕人，被割裂了歷史，被荒廢了未來，迷茫， 迷茫到幾乎絕望，不過，他們還年輕，青春尚存，還有創(chuàng)造力，還有奮斗的資本，其中不乏不甘心被拋棄，被覆蓋之人。...
片上網(wǎng)絡(luò)概述與FPGA研究（連載1）
片上網(wǎng)絡(luò)Network-on-chip (NoC) 是一種應(yīng)用于大規(guī)模集成電路(VLSI)系統(tǒng)中的，一種新的片上系統(tǒng)(System-on-chip)的設(shè)計方法。...
2017-02-11 標(biāo)簽：FPGA存儲器片上網(wǎng)絡(luò) 2012
Chipworks拆解基于臺積電28nm HPL工藝的賽靈思Kintex
Chipworks制程分析室的研究人員對使用臺積電28nm HPL制程工藝（基于gatelast HKMG技術(shù)）制作的賽靈思Kintex-7 FPGA芯片進行了工藝 解剖，這是分析報告。...
Atlys開發(fā)板FPGA Design Flow LAB3的KPSM3程序
最近在使用Atlys開發(fā)板，簡單地過了一下板子光盤上的程序。因為例子用到了PicoBlaze，而在這之前并沒有接觸過PicoBlaze的東西，所以一開始有畏難情緒。...
編寫具有100%可靠性代碼的幾個技巧
您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常，但是在現(xiàn)場卻斷斷續(xù)續(xù)出錯？要不然就是有可能在您使用更高版本的工具鏈進行編譯時，它開始出錯。您檢查自己的測試平臺，并確認測試已經(jīng)做...
賽靈思（Xilinx）FPGA用戶約束文件的分類和語法說明
FPGA設(shè)計中的約束文件有3類：用戶設(shè)計文件（.UCF文件）、網(wǎng)表約束文件（.NCF文件）以及物理約束文件（.PCF文件），可以完成時序約束、管腳約束以及區(qū)域約束。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載45：Spartan
本節(jié)將簡單介紹在PlanAhead工具中如何應(yīng)用ChipScope核和分析工具進行邏輯調(diào)試與驗證。先通過一個向?qū)hipScope核插入設(shè)計中，選擇待測試的網(wǎng)線，并進行例化、連接和綜合，最后，導(dǎo)入布局和時...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載44：Spartan
FloorPlanning 工具是PlanAhead 的一個組成部分，用它可以對FPGA 設(shè)計進行分析，首先找到設(shè)計中的時序問題或者擁塞的問題，然后再通過使用PloorPlanning 約束，以指導(dǎo)實現(xiàn)工具產(chǎn)生更優(yōu)的結(jié)果。...
基于高速FPGA 的PCB 設(shè)計技巧
如果高速PCB 設(shè)計能夠像連接原理圖節(jié)點那樣簡單，以及像在計算機顯示器上所看到的那樣優(yōu)美的話，那將是一件多么美好的事情。然而，除非設(shè)計師初入PCB 設(shè)計，或者是極度的幸運，實際的...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載43：Spartan
在ISE 中可以進行時序分析，在PlanAhead 中同樣也可以進行時序分析。下面介紹用PlanAhead 進行時序分析的步驟。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載42：Spartan
可以將綜合后網(wǎng)表文件導(dǎo)入PlanAhead，然后在PlanAhead 中完成關(guān)鍵時鐘，以及相關(guān)聯(lián)的I/O 端口的分配。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載46：Spartan
我們知道，PicoBlaze微控制器只提供一個中斷輸入口，如果設(shè)計中需要多個中斷，可以在FPGA中用邏輯實現(xiàn)。...
FPGA開發(fā)技巧之同步復(fù)位與異步復(fù)位的理解
前兩天和師兄討論了一下design rule其中提到了同步異步復(fù)位的比較這個常見問題，據(jù)說也是IC公司經(jīng)常問到的一面試題。...
Xilinx FPGA 嵌入式系統(tǒng)程序引導(dǎo)和啟動的流程
這篇blog想弄清楚FPGA上電配置后程序引導(dǎo)和啟動的整個流程是怎么樣的，不是談?wù)撊绾尉帉慴ootloader。...
通過模塊之間的調(diào)用實現(xiàn)自頂向下的設(shè)計
通過模塊之間的調(diào)用實現(xiàn)自頂向下的設(shè)計目的：學(xué)習(xí)狀態(tài)機的嵌套使用實現(xiàn)層次化、結(jié)構(gòu)化設(shè)計。...
利用狀態(tài)機的狀態(tài)機實現(xiàn)層次結(jié)構(gòu)化設(shè)計
練習(xí)九.利用狀態(tài)機的嵌套實現(xiàn)層次結(jié)構(gòu)化設(shè)計目的：１.運用主狀態(tài)機與子狀態(tài)機產(chǎn)生層次化的邏輯設(shè)計；...
詳細圖解在NetFPGA上創(chuàng)建一個OpenFlow Switch的網(wǎng)絡(luò)
Author: KiKiCompany：Digilent ChinaEmail : Date: 2012.02.14 目的 如 圖所示，我們會創(chuàng)建一個基于OpenFlow Switch的網(wǎng)絡(luò)。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載50：Spartan
1. PICOBLAZE 嵌入式系統(tǒng)，包括1 個8 位的方波輸出口，一個驅(qū)動兩位7 段LED 的輸出口，一個時鐘輸入和一個中斷輸入。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載49：Spartan
通常情況下，如果對性能要求不是太高，最好是讓PicoBlaze在低頻下工作，因為它所處理的外設(shè)一般為低速設(shè)備，例如，串行通信，按鍵等。另外，低頻工作也會減少等待周期，降低系統(tǒng)功耗。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載48：Spartan
PicoBlaze微控制器實際上包含兩個部分，分別是內(nèi)核KCPSM3 和指令存儲器ROM。...
Xilinx可編程邏輯器件設(shè)計與開發(fā)（基礎(chǔ)篇）連載47：Spartan
PicoBlaze微控制器支持最大256個輸入口和256 個輸出口，PicoBlaze與輸入和輸出有關(guān)的信號在“PicoBlaze微控制器接口信號”部分有詳細說明，包括PORT_ID[7:0]、IN_PORT[7:0]、OUT_PORT[7:0]、READ_STROBE WRITE_STR...
XPS中的時鐘模塊和復(fù)位模塊
CLKIN為外部輸入時鐘，如果是外部差分時鐘信號，在MHS文件的PORT行指定*_p、*_n管腳均為同樣的Net，如dcm_clk_s，差分極性分別指定正負即可。...
Virtex6 GTX設(shè)計總結(jié)：預(yù)加重、均衡、輸出振幅的值
在Xilinx的Virtex6 FPGA中，GTX作為一種低功耗的吉比特收發(fā)器，配置靈活，功能強大，并與FPGA內(nèi)部的其他邏輯資源緊密聯(lián)系，可用于實現(xiàn)多種高速接口（如XAUI、PCIE等）。...
Nexys3學(xué)習(xí)手記6：ClockingWizard探秘
這一節(jié)，我們首先會來了解下Nexys3上的主角兒XC6SLX16（Spartan-6家族）的時鐘資源，當(dāng)然不會照搬ug382.pdf（建議大家去瀏覽一遍）的內(nèi)容湊篇幅，但身為“菜鳥”的特權(quán)同學(xué)也只能夠蜻蜓點水般和...
2017-02-11 標(biāo)簽：XilinxClockingWizardNexys3PLL 4207
Nexys3學(xué)習(xí)手記5：流水燈在線運行
在進行第一個工程實例前，順便提一下設(shè)計工具相關(guān)資源的獲取。從特權(quán)同學(xué)接觸的幾家FPGA開發(fā)工具來看，Xilinx在這方面做得應(yīng)該算是最人性化的了，其設(shè)計資源可謂唾手可得。...
Nexys3學(xué)習(xí)手記3：硬件外設(shè)走馬觀花
拿到一塊新的電路板，通常我們會很迫不及待先跑個測試Demo看看效果，但請相信這是“菜鳥”的特征。...
Nexys3學(xué)習(xí)手記2：建立自己的開發(fā)環(huán)境
接過Nexys3時，本以為能夠提供一張資料光盤，結(jié)果大失所望，除了靜電袋里一塊精致的電路板，就只有一條用于供電和下載的USB連接線和兩張活頁。...
PowerPC平臺Linux的移植（三）
如果你想使用ram disk，那么用以下命令進行編譯:make zImage.initrd否則用以下命令:make以前編譯2.4內(nèi)核的時候之前都要用make dep 命令保證編譯內(nèi)核時所有的依賴，例如頭文件，都存在。...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
