可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
如何采用FPGA更新傳統(tǒng)系統(tǒng)提升計算能力
用FPGA 技術(shù)更新傳統(tǒng)系統(tǒng)是許多嵌入式系統(tǒng)設(shè)計人員都知道的場景。但現(xiàn)有設(shè)計確實需要更新，這其中就包括連接互聯(lián)網(wǎng)、 IoT等。當(dāng)然，我們也需要進(jìn)一步增強(qiáng)安全性。尤其考慮到目前人們熱衷...
2021-01-25 標(biāo)簽：微控制器FPGA嵌入式系統(tǒng)機(jī)器視覺深度學(xué)習(xí) 2580
可編程邏輯器件：GAL、CPLD、FPGA
FPGA（Field Programmable Gate Array，F(xiàn)PGA），場式可編程閘數(shù)組或現(xiàn)場可編程閘數(shù)組，是以閘數(shù)組（Gate Array）技術(shù)為基礎(chǔ)所發(fā)展成的一種 PLD。...
探討實時機(jī)器學(xué)習(xí)的概念及其應(yīng)用現(xiàn)狀
對于實時機(jī)器學(xué)習(xí)的含義，現(xiàn)在似乎還沒有明確的共識，而且也還沒有人深入探討過產(chǎn)業(yè)界該如何做實時機(jī)器學(xué)習(xí)。...
2021-01-06 標(biāo)簽：FPGA機(jī)器學(xué)習(xí) 4035
Verilog HDL應(yīng)用及數(shù)字IC設(shè)計與流程概述
一、HDL的概念和特征 HDL，Hard Discrimination Language的縮寫，翻譯過來就是硬件描述語言。那么什么是硬件描述語言呢？為什么不叫硬件設(shè)計語言呢？硬件描述語言，顧名思義就是描述硬件的語言，...
2020-10-21 標(biāo)簽：FPGAIC設(shè)計Verilog HDL 5357
FPGA設(shè)計：采用74HC595的LED控制電路操作
1基礎(chǔ)理論部分 1.1分頻 分頻，是的，這個概念也很重要。分頻是指將一單一頻率信號的頻率降低為原來的1/N，就叫N分頻。實現(xiàn)分頻的電路或裝置稱為分頻器，如把33MHZ的信號2分頻得到16.5MHZ的信...
兩款時序邏輯電路設(shè)計實驗方案報告解析
用兩片加法器芯片74283配合適當(dāng)?shù)拈T電路完成兩個BCD8421碼的加法運算。（輸入兩個以BCD8421碼表示的十進(jìn)制數(shù)，輸出也是以BCD8421碼表示的和，并用數(shù)碼管顯示出來。）...
自制微型計算機(jī)的原理及設(shè)計案例
這是一篇非常有意思的文章，而且無論有沒學(xué)過的，每一個人都能看的懂的文章。 注：二進(jìn)制、數(shù)理邏輯、電子學(xué)融合在一起，構(gòu)成了計算機(jī)的基礎(chǔ)。 PLC，即可編程邏輯控制器，實質(zhì)是一種專...
機(jī)器視覺的下一個階段可能就是機(jī)器學(xué)習(xí)
轉(zhuǎn)向機(jī)器視覺的部分原因是帶寬考慮，而另一個主要動機(jī)是使工業(yè)操作的更多部分自動化的前景。機(jī)器視覺的關(guān)鍵應(yīng)用之一是檢查系統(tǒng)。...
2020-10-12 標(biāo)簽：傳感器物聯(lián)網(wǎng)機(jī)器視覺可編程邏輯無人機(jī) 2912
通過HLS封裝一個移位流水燈的程序案例
當(dāng)我們安裝好Vivado 的時候，也同時裝好了Vivado HLS.。 這是個什么東西？我就有一種想一探究的感覺。網(wǎng)上一查，Vivado High-Level Synthesis。學(xué)習(xí)了一段時間的Zynq 7000， 找了一個HLS的教程，就開始了...
2020-10-14 標(biāo)簽：FPGA設(shè)計XilinxC++Vivado 4452
從overview、開發(fā)板、開發(fā)工具了解MPSOC
DDR在ZYNQ里是軟肋，最大1G，MPSOC中64bit DDR，完全沒有這個限制，對性能要求較高的場合比較實用。...
基于Zynq-7000面向小型微型自動化監(jiān)測系統(tǒng)的BSP設(shè)計與實踐
BSP在嵌入式系統(tǒng)中扮演著關(guān)鍵角色，主要用來適配特定類型的硬件平臺。它通常包含了用來配置可定制電路的硬件比特流、引導(dǎo)加載操作系統(tǒng)的基礎(chǔ)支持代碼以及主板上所有設(shè)備的驅(qū)動程序。...
2020-12-31 標(biāo)簽：Linux監(jiān)測系統(tǒng)Zynq 4091
FPGA開發(fā)Vivado的仿真設(shè)計案例分析
仿真功能概述 仿真FPGA開發(fā)中常用的功能，通過給設(shè)計注入激勵和觀察輸出結(jié)果，驗證設(shè)計的功能性。Vivado設(shè)計套件支持如下仿真工具：Vivado Simulator、Questa、ModelSim、IES、VCS、Rivera-PRO和Active-H...
ZYNQ SOC驗證設(shè)計：PS端DMA緩存數(shù)據(jù)到PS端DDR
上篇該系列博文中講述W5500接收到上位機(jī)傳輸?shù)臄?shù)據(jù)，此后需要將數(shù)據(jù)緩存起來。當(dāng)數(shù)據(jù)量較大或者其他數(shù)據(jù)帶寬較高的情況下，片上緩存（OCM）已無法滿足需求，這時需要將大量數(shù)據(jù)保存在外...
ZYNQ SOC案例開發(fā)：AXI DMA使用解析及環(huán)路測試
一、AXI DMA介紹 本篇博文講述AXI DMA的一些使用總結(jié)，硬件IP子系統(tǒng)搭建與SDK C代碼封裝參考米聯(lián)客ZYNQ教程。若想讓ZYNQ的PS與PL兩部分高速數(shù)據(jù)傳輸，需要利用PS的HP（高性能）接口通過AXI_DMA完成數(shù)...
2020-12-31 標(biāo)簽：寄存器cpu數(shù)據(jù)傳輸ZynqAXI 11155
基于FPGA設(shè)計的sysGen算法系統(tǒng)設(shè)計
一、前言 利用FPGA設(shè)計算法一直以來都是熱點，同樣也是難點。將復(fù)雜的數(shù)學(xué)公式 模型通過硬件系統(tǒng)來搭建，在低延時 高并行性等優(yōu)勢背后極大提高了設(shè)計難度和開發(fā)周期。Xilinx公司的sysGen（...
2020-12-30 標(biāo)簽： 4701
Vivado的“Placement Exploration”配方案例分析
盡管 Vivado 不支持 “placement cost tale”的功能，InTime 卻有一個相似功能叫做“Placement Exploration”配方（Receipe），并且不會對性能產(chǎn)生任何影響。在本文中，我們將通過展示幾則用戶案例的結(jié)果，...
Xilinx Ten Giga Sub System IP生成詳細(xì)步驟
IP核描述 10 Giga Ethernet Sub System , 參考文檔PG157： https://www.xilinx.com/support/documentation/ip_documentation/axi_10g_et... IP核提供一個MAC模塊和一個PCS/PMA模塊，PCS/PMA模塊支持10GBASE-R/10GBASE-KR?？蛻舳私涌趨f(xié)議...
基于FPGA的ASIC協(xié)同原型驗證設(shè)計方案
鑒于芯片設(shè)計的復(fù)雜度提升， 成功設(shè)計一個芯片所牽扯的步驟與過程也愈加復(fù)雜，所需花費的資金也成倍增加，一個典型的芯片開發(fā)項目的周期和花銷如下所示 ? ? 可以見到在芯片制造出來之...
如何使用Simulink實現(xiàn)MATLAB圖像采集與輸出
本文將介紹如何使用Simulink提供的回調(diào)函數(shù)機(jī)制，實現(xiàn)從MATLAB工作空間采集和輸出圖像。 Simulink回調(diào)函數(shù)機(jī)制 在空白處右鍵-Model Properties，切換到“Callbacks”標(biāo)簽下，可以看到Simulink支持的回調(diào)...
基于PCIE（mcap）的部分可重構(gòu)實現(xiàn)方案
本博文主要是對基于PCIE（mcap）的部分可重構(gòu)實現(xiàn)的步驟做一個簡單的演示，如有錯誤之處，歡迎批評指正。值得說明的是，基于PCIE的部分可重構(gòu)需在ultrascale系列及ultrascale+芯片才能實現(xiàn)，具體...
Vivado使用技巧：debug仿真設(shè)計的三種調(diào)試方法
源代碼級別調(diào)試 Vivado Simulator提供了在仿真過程中debug設(shè)計的特性，通過為源代碼添加一些可控制的執(zhí)行條件來檢查出問題的地方?？偟膩碚f有三種調(diào)試方法： 1.使用Step逐行調(diào)試 Step命令一次只...
FPGA實現(xiàn)基于Vivado的BRAM IP核的使用
? Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號處理使用的IP核，以及存儲類的IP核，本篇文章主要介紹BRAM ?IP核的使用。 ? ? BRAM是FPGA定制的RA...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
