可編程邏輯
提供權(quán)威的PLD及可編程邏輯器件設(shè)計(jì)應(yīng)用、Altera公司、Xilinx公司資訊和解決方案，包括HDL語言與源代碼、FPGA開發(fā)板、EDA工具、FPGA、FPGA軟件等領(lǐng)域。
基于FPGA的單級(jí)cic濾波器設(shè)計(jì)方案
作者： OpenSLee 1 概述 在數(shù)字信號(hào)處理中，CIC濾波器是FIR濾波器中最優(yōu)的一種，其使用了積分，梳狀濾波器級(jí)聯(lián)的方式。 CIC濾波器由一對(duì)或多對(duì)積分-梳狀濾波器組成，在抽取CIC中，輸入信號(hào)依次...
2020-12-05 標(biāo)簽：FPGA數(shù)字信號(hào)處理fir濾波器CIC濾波器梳狀濾波器 3911
基于FPGA的16通道實(shí)時(shí)高速高精度的同步數(shù)據(jù)采集系統(tǒng)
作者：易志強(qiáng)，韓 賓，江 虹，張秋云 0 引言 隨著科學(xué)技術(shù)的快速發(fā)展，數(shù)據(jù)采集系統(tǒng)已廣泛應(yīng)用于航天、軍事、工業(yè)、醫(yī)療等各個(gè)領(lǐng)域，尤其在高精度產(chǎn)品的檢測(cè)和監(jiān)控項(xiàng)目中發(fā)揮著至關(guān)重要...
2020-12-04 標(biāo)簽：FPGA數(shù)據(jù)采集射頻信號(hào)數(shù)字信號(hào)處理器 7434
基于FPGA的多級(jí)CIC濾波器原理
在實(shí)現(xiàn)多級(jí)CIC濾波器前我們先來了解滑動(dòng)平均濾波器、微分器、積分器以及梳狀濾波器原理。CIC濾波器在通信信號(hào)處理中有著重要的應(yīng)用。 1、滑動(dòng)平均濾波器 圖1 8權(quán)值滑動(dòng)平均濾波器結(jié)構(gòu) 滑...
2020-12-03 標(biāo)簽：FPGA濾波器CIC濾波器CIC濾波器FPGA數(shù)字積分器濾波器 7106
FPGA加速N粒子重力并行模擬實(shí)現(xiàn)和仿真案例
通過使用以200 MHz運(yùn)行的8個(gè)并行浮點(diǎn)加速器，展示小型ZU3EG SoC的科學(xué)計(jì)算能力。 硬件元件 96Boards Ultra96 1 Avnet AES-ACC-U96-PWR 1 USB Cable Assembly, USB Type A Plug to Micro USB Type B Plug 1 Mini displayport cable 1 Mi...
Linux_GUI加速模塊設(shè)計(jì)方案
作者：Nick 該系列前兩篇主要扯了扯Linux中GUI相關(guān)的DRI框架及相關(guān)組件實(shí)現(xiàn)方式。細(xì)想一下，對(duì)于GUI相關(guān)的加速能做的其實(shí)不多，開發(fā)一個(gè)2D或3D的顯卡加速子模塊對(duì)于一個(gè)DEMO教程的量級(jí)來說工作...
基于PFGA的脫離Vivado單獨(dú)建仿真環(huán)境工程
做FPGA樣機(jī)和做芯片的思路其實(shí)是有差異的。為了追求好的性能，節(jié)省成本，降低功耗（PPA），芯片設(shè)計(jì)者往往把事情做到極致，去做驗(yàn)證時(shí)把各種覆蓋率盡可能做到100%，把每個(gè)模塊電路結(jié)構(gòu)優(yōu)...
深度解析ESIstream架構(gòu)的具體實(shí)現(xiàn)方案
概述 當(dāng)使用現(xiàn)代寬帶數(shù)據(jù)轉(zhuǎn)換器時(shí)，管理產(chǎn)生的高速串行數(shù)據(jù)流是一個(gè)巨大的挑戰(zhàn)。ESIstream是一個(gè)開源的串行數(shù)據(jù)接口協(xié)議，成本極低，支持多種FPGA架構(gòu)的簡(jiǎn)單硬件實(shí)現(xiàn)，并占用最小的資源。...
2020-11-04 標(biāo)簽：pcb數(shù)據(jù)接口vhdl數(shù)據(jù)轉(zhuǎn)換器 3555
FPGA設(shè)計(jì)驅(qū)動(dòng)八位數(shù)碼管顯示電路方案
實(shí)現(xiàn)的功能： 8個(gè)數(shù)碼管輪流顯示8個(gè)數(shù)字，若頻率合適，可以實(shí)現(xiàn)8個(gè)數(shù)碼管同時(shí)被點(diǎn)亮的視覺效果 1.CL5461AS CL5461AS 數(shù)碼管管腳圖如下圖所示，它將四個(gè)數(shù)碼顯示管的a～g 及小數(shù)點(diǎn)dp 管腳并聯(lián)在...
2020-11-14 標(biāo)簽：數(shù)碼管 15489
基于Xilinx SRAM中FPGA實(shí)現(xiàn)高速ICAP控制器
介紹一篇在FPGA工程領(lǐng)域特別有價(jià)值的文章，雖然該文僅僅是EI檢索，連SCI檢索都不是，但其對(duì)深入理解FPGA動(dòng)態(tài)可重構(gòu)的概念卻具有重要的參考價(jià)值。文章闡述了Xilinx FPGA可編程的本質(zhì)，逆向分析...
2020-11-10 標(biāo)簽：dspFPGAXilinxdspFPGARAM存儲(chǔ)器Xilinx 8294
FPGA的設(shè)計(jì)中的時(shí)鐘使能電路
時(shí)鐘使能電路是同步設(shè)計(jì)的重要基本電路，在很多設(shè)計(jì)中，雖然內(nèi)部不同模塊的處理速度不同，但是由于這些時(shí)鐘是同源的，可以將它們轉(zhuǎn)化為單一的時(shí)鐘電路處理。在FPGA的設(shè)計(jì)中，分頻時(shí)鐘...
圖像處理：HDMI顯示代碼的UVM仿真
本篇完成對(duì)HDMI顯示代碼的UVM仿真，梳理一下在windows-modelsim工具下UVM仿真環(huán)境的建立，調(diào)試以及遇到的問題。 仿真架構(gòu) 仿真的架構(gòu)在上一篇已經(jīng)做了簡(jiǎn)要介紹，這部分做重點(diǎn)講解。整體結(jié)構(gòu)包...
如何快速在Verilog和VHDL之間互轉(zhuǎn)
Verilog語言和VHDL語言是兩種不同的硬件描述語言，但并非所有人都同時(shí)精通兩種語言，所以在某些時(shí)候，需要把Verilog代碼轉(zhuǎn)換為VHDL代碼。本文以通用的XHDL工具為例對(duì)Verilog轉(zhuǎn)換到VHDL過程中存在...
基于FPGA的GigE Vison IP設(shè)計(jì)要點(diǎn)分析
本文簡(jiǎn)要描述基于FPGA和萬兆網(wǎng)的GigE Vison IP設(shè)計(jì)方案。 一、GigE Vsion協(xié)議要點(diǎn) GigE Vison協(xié)議基于普通的以太網(wǎng)物理鏈路，運(yùn)行在UDP協(xié)議層之上，包含控制協(xié)議GVCP和數(shù)據(jù)流協(xié)議GVSP兩大部分，整個(gè)層...
2020-11-11 標(biāo)簽：FPGA以太網(wǎng)GigE Vision 7769
在FPGA上如何使用non-blocking cache設(shè)計(jì)框架
帶寬是影響FPGA加速器的重要因素，因?yàn)榇罅康牟⑿杏?jì)算對(duì)數(shù)據(jù)量要求很大。如果加速器對(duì)數(shù)據(jù)的訪問是不規(guī)則的，那么cache miss就會(huì)大大影響加速器性能。這篇來自FPGA2019會(huì)議的報(bào)告，向我們展...
基于FPGA的全高清視頻采集顯示系統(tǒng)設(shè)計(jì)方案
0 引言 隨著視頻顯示技術(shù)的發(fā)展，視頻信號(hào)從之前的標(biāo)清發(fā)展到高清，再發(fā)展到全高清，其分辨越來越高，數(shù)據(jù)量也成倍增加，這就推進(jìn)了顯示接口技術(shù)的高速發(fā)展，顯示接口技術(shù)經(jīng)過了一個(gè)從...
通過HLS封裝的縮放IP來實(shí)現(xiàn)視頻圖像縮放技術(shù)
放大測(cè)試：將640x480分辨率圖像放大到1024x600 縮小測(cè)試：將720P分辨率圖像縮小到640x480。 實(shí)現(xiàn)的縮放IP主要用于功能驗(yàn)證，可以在此基礎(chǔ)上，對(duì)數(shù)據(jù)流進(jìn)行進(jìn)一步處理，這里不在贅述。...
淺談FPGA配置狀態(tài)字寄存器Status Register的調(diào)試
第一步要做的，永遠(yuǎn)都是拉出FPGA的狀態(tài)字寄存器Status Register看，它能直接告訴你或者極大地輔助判斷失敗的原因！...
2020-12-01 標(biāo)簽：FPGA寄存器Xilinx時(shí)鐘信號(hào) 11563
應(yīng)用于CNN中卷積運(yùn)算的LUT乘法器設(shè)計(jì)
卷積占據(jù)了CNN網(wǎng)絡(luò)中絕大部分運(yùn)算，進(jìn)行乘法運(yùn)算通常都是使用FPGA中的DSP，這樣算力就受到了器件中DSP資源的限制。比如在zynq7000器件中，DSP資源就較少，神經(jīng)網(wǎng)絡(luò)的性能就無法得到提升。利用...
全可編程異構(gòu)多處理SoC——Zynq UltraScale+MPSoC詳細(xì)評(píng)測(cè)
隨著5G通信、自動(dòng)駕駛及物聯(lián)網(wǎng)等新興應(yīng)用的發(fā)展，圖像處理、AI算法加速、軟件無線電等復(fù)雜多任務(wù)設(shè)計(jì)越來越挑戰(zhàn)嵌入式平臺(tái)的處理能力。專用標(biāo)準(zhǔn)產(chǎn)品只能為設(shè)計(jì)人員提供無法擴(kuò)展的固定...
linux驅(qū)動(dòng)編寫：從hello world到 LED驅(qū)動(dòng)
linux驅(qū)動(dòng)是連接軟件和硬件的一個(gè)中間介質(zhì)，實(shí)現(xiàn)了對(duì)硬件的配置和控制。進(jìn)一步將硬件抽象化，為軟件操作硬件提供了簡(jiǎn)單的接口。不論硬件的具體形式如何，linux驅(qū)動(dòng)都將其映射到一個(gè)文件...
2020-11-29 標(biāo)簽：ledledLinux驅(qū)動(dòng) 3536
Vivado中進(jìn)行ZYNQ硬件部分設(shè)計(jì)方案
ZYNQ概述 ZYNQ內(nèi)部包含PS和PL兩部分，PS中包含以下4個(gè)主要功能模塊： Application processor unit (APU) Memory interfaces I/O peripherals (IOP) Interconnect ZYNQ內(nèi)部的總體框架如所示，PS中包含2個(gè)ARM Cortex-9的內(nèi)核，一...
基于安卓手機(jī)的FPGA藍(lán)牙通信技術(shù)智能電子鎖控制系統(tǒng)
作者：柏 佳，魏 鑫，朱 廣，成都理工大學(xué)信息科學(xué)與技術(shù)學(xué)院，來源：2019年電子技術(shù)應(yīng)用第8期 摘要： 隨著人們安防意識(shí)的不斷增強(qiáng)和智能技術(shù)的持續(xù)發(fā)展，針對(duì)用戶對(duì)安全系數(shù)高的智能電...
2020-11-27 標(biāo)簽：FPGA控制系統(tǒng)藍(lán)牙模塊安卓手機(jī)FPGA安卓手機(jī)控制系統(tǒng)智能電子鎖藍(lán)牙模塊 6336
使用UART與ZYBO進(jìn)行通信常用外設(shè)設(shè)計(jì)方案
作者：Wilson Qiu，Xilinx工程師 常用外設(shè)設(shè)計(jì) 使用UART與ZYBO進(jìn)行通信 ZYNQ學(xué)習(xí)過程中一個(gè)重要環(huán)節(jié)是進(jìn)行調(diào)試，當(dāng)然在SDK中進(jìn)行調(diào)試時(shí)，設(shè)置斷點(diǎn)進(jìn)行單步調(diào)試非常高效。但是ZYNQ中畢竟涉及到FPG...
CvP系統(tǒng)結(jié)構(gòu)解析 PCIE協(xié)議實(shí)現(xiàn)FPGA 配置案例
1. CvP 簡(jiǎn)介 CvP（Configuration via Protocol）是一種通過協(xié)議實(shí)現(xiàn) FPGA 配置的方案，Arria V，Cyclone V，Stratix V，Arria 10，Cyclone 10 GX，Stratix 10，Agilex都支持這個(gè)功能，但支持的模式有所差異。目前所采用的...
vivado約束案例：跨時(shí)鐘域路徑分析報(bào)告
跨時(shí)鐘域路徑分析報(bào)告分析從一個(gè)時(shí)鐘域（源時(shí)鐘）跨越到另一個(gè)時(shí)鐘域（目標(biāo)時(shí)鐘）的時(shí)序路徑。...
基于賽靈思FPGA的廣告推薦算法Wide and deep硬件加速案例
作者：雪湖科技 梅碧峰 在這篇文章里你可以了解到廣告推薦算法Wide and deep模型的相關(guān)知識(shí)和搭建方法，還能了解到模型優(yōu)化和評(píng)估的方式。我還為你準(zhǔn)備了將模型部署到賽靈思 FPGA上做硬件加...
2020-11-27 標(biāo)簽：FPGA賽靈思機(jī)器學(xué)習(xí)硬件加速 3803
Xilinx DDR控制器MIG IP核的例化及仿真
DDR對(duì)于做項(xiàng)目來說，是必不可少的。一般用于數(shù)據(jù)緩存和平滑帶寬。今天介紹下Xilinx DDR控制器MIG IP核的例化及仿真。 FPGA芯片：XC7K325T（KC705） 開發(fā)工具：Vivado 2014.4 1、IP Catalog中搜索MIG，點(diǎn)擊相...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
